Casa >
Notícia
> Notícias da Empresa Os desafios da Huawei na produção de chips de IA

Os desafios da Huawei na produção de chips de IA

2025-09-11

Últimas notícias da empresa sobre Os desafios da Huawei na produção de chips de IA

O principal desafio da produção de chips de IA da Huawei decorre de controles de exportação dos EUA que restringem o acesso a equipamentos de fabricação avançados, forçando a dependência da SMIC em seu processo menos maduro de 7nm com baixos rendimentos e altos custos. Isso leva a um atraso tecnológico em comparação com os chips 4nm da Nvidia, e a Huawei luta com memória de alta largura de banda (HBM), conectividade entre chips e um ecossistema de software imaturo (CANN, MindSpore) necessários para o treinamento de modelos em larga escala. Embora o uso de embalagens avançadas e designs de chiplets possa aumentar o desempenho, esses métodos também enfrentam limitações em um ambiente com restrições de recursos.

Lacuna de Fabricação e Tecnologia
  • Controles de Exportação: As sanções dos EUA e da Holanda limitam o acesso da China a equipamentos e serviços de fabricação de chips de ponta, dificultando a produção de chips avançados e de alto rendimento.
  • Gargalo do Processo de 7nm: Os chips avançados da Huawei, como a série Ascend, são produzidos pela SMIC, mas o uso de nós mais antigos e menos maduros de classe 7nm resulta em baixos rendimentos e má qualidade.Atraso Intergeracional:
  • Essa dependência de tecnologia mais antiga coloca a Huawei "uma ou duas gerações atrás" de seus concorrentes dos EUA, que usam nós mais avançados como o processo de 4nm da TSMC para chips de ponta.Limitações de Nível de Sistema e Memória
Restrições de Memória:
  • O treinamento de IA e a execução de grandes modelos de linguagem exigem memória de alta largura de banda (HBM), mas a Huawei enfrenta desafios tanto na disponibilidade de HBM quanto na conectividade entre chips e nas velocidades de memória de seus próprios chips.Limitações do Design de Chiplet:
  • A Huawei usa designs de chiplet (como a combinação de duas matrizes menores) para melhorar o desempenho em seus chips mais recentes, como o 910C, mas isso também torna a embalagem avançada crítica e complexa de implementar com capacidades domésticas.