Circuit intégré de processeur de signal numérique TMS320VC5409APGE16, circuits intégrés DSP QFP144

TMS320VC5409APGE16 Processeurs de signaux numériques DSP Circuits intégrés QFP144

Définition:

Le processeur de signal numérique à point fixe TMS320VC5409A (ci-après dénommé le 5409A)
sauf indication contraire) est basé sur une architecture Harvard modifiée avancée qui a un programme
Ce processeur fournit une unité de logique arithmétique (ALU) avec un
degré élevé de parallélisme, logique matérielle spécifique à l'application, mémoire sur puce et mémoire supplémentaire sur puce
La flexibilité et la rapidité opérationnelles de ce DSP reposent sur une instruction hautement spécialisée.
Je suis prête.

Des espaces de programmation et de données séparés permettent l'accès simultané aux instructions et aux données du programme, en fournissant
Deux opérations de lecture et une opération d'écriture peuvent être effectuées en une seule
Les instructions avec stockage parallèle et les instructions spécifiques à l'application peuvent utiliser pleinement cette architecture.
En outre, les données peuvent être transférées entre les espaces de données et les espaces de programme.
puissant ensemble d'opérations arithmétiques, logiques et de manipulation de bits qui peuvent être effectuées en un seul
La norme 5409A comprend également les mécanismes de commande pour gérer les interruptions, les interruptions répétées et les interruptions de fonctionnement.
les opérations et les appels de fonctions.

Spécification:IC de traitement du signal numérique à point fixe

Caractéristiques:

Architecture multibus avancée avec trois bus de mémoire de données à 16 bits séparés par charge parallèle et un

• Bus de mémoire de programmation des instructions de stockage conditionnel

• Retour rapide après une interruption

• Unité de logique arithmétique à 40 bits (ALU) comprenant un

• Périphériques sur puce, changement de baril de 40 bits et deux accumulateurs indépendants de 40 bits en état d'attente programmables par logiciel

• 17- × 17-Bit Parallel Multiplier Coupled to a Bank-Switching 40-Bit Dedicated Adder for Non-Pipelined – On-Chip Programmable Phase-Locked Single-Cycle Multiply/Accumulate (MAC) Loop (PLL) Clock Generator With Internal Operation Oscillator or External Clock Source(1) • Compare, Sélectionnez et stockez l'unité (CSSU) pour le One 16-Bit Timer Add/Compare Sélection de l'opérateur Viterbi Six-Channel Direct Memory Access (DMA) contrôleur

• Encodeur d'exponents pour calculer une valeur d'exponents de

• Deux générateurs d'adresses avec huit interfaces auxiliaires (HPI8/16) et deux registres auxiliaires

• Contrôle de la consommation électrique avec IDLE1, unités arithmétiques (UAR) IDLE2 et IDLE3

• Bus de données doté d'un support de bus pour les modes d'arrêt de l'alimentation • Mode d'adressage étendu pour 8M × 16 bits

• CLKOUT hors contrôle pour désactiver CLKOUT programme externe maximum adressable

• Logique d'émulation basée sur la numérisation sur puce, IEEE Space Std 1149.1 (JTAG)

• RAM 32K × 16 bits sur la puce Composée de: • Array de grille à billes (BGA) à 144 broches (suffixe GGU)

• 144-Pin Low-Profile Quad Flatpack (LQFP) (suffixe PGE) • ROM 16K × 16 bits sur puce configurée pour la mémoire de programme

• Temps d'exécution d'instructions à point fixe à cycle unique de 6,25 ns (160 MIPS) • Interface parallèle externe améliorée (XIO2)

• 8.33-ns Instruction à point fixe à cycle unique

• Temps d'exécution des opérations de répétition d'une seule instruction et de répétition de bloc (120 MIPS) pour le code du programme

• Voltage d'alimentation de 3,3 V (160 et 120 MIPS)

• Instructions de bloc-mémoire-déplacement pour une meilleure gestion des programmes et des données

• Voltage d'alimentation du noyau de 1,6 V (160 MIPS)

• Instructions avec un opérand de mot de 32 bits

• Voltage d'alimentation du noyau de 1,5 V (120 MIPS) (1) L'oscillateur intégré à la puce n'est pas disponible sur tous les appareils 5409A.

Produits connexes:

L'appareil doit être équipé d'un système de freinage de freinage de freinage.

LMR33630ADDA DDA (8 broches HSOIC) 5 × 4 mm 400 kHz 3 A

LMR33630BDDA 1400 kHz 3 A réglable

LMR33630CDDA 2100 kHz 3 A

LMR33630ARNX RNX (12-pin VQFN) 3 × 2 × 0,85 mm 400 kHz 3 A

LMR33630BRNX 1400 kHz 3 A réglable LMR33630CRNX 2100 kHz 3 A

Toutes les dimensions sont nominales

Appareil type de l'emballage de l'emballage des broches de dessin SPQ Longueur (mm) Largeur (mm) Hauteur (mm)

LMR33630ADDAR SO PowerPAD DDA 8 2500 366,0 364,0 50 Il est recommandé de ne pas utiliser de détecteur de bruit.0

LMR33630ARNXR VQFN-HR RNX 12 3000 213.0 191.0 350

LMR33630ARNXR VQFN-HR RNX 12 3000 210.0 185.0 350

LMR33630ARNXT VQFN-HR RNX 12 250 210.0 185.0 35 Les résultats sont les suivants:0

LMR33630ARNXT VQFN-HR RNX 12 250 213.0 191.0 35 Les résultats de l'étude ont été publiés dans la revue LMR33630ARNXT.0

LMR33630BDDAR SO PowerPAD DDA 8 2500 366.0 364.0 50 Il est également possible de télécharger le LMR33630BDDAR.0

LMR33630BRNXR VQFN-HR RNX 12 3000 213.0 191.0 35.0

LMR33630BRNXR VQFN-HR RNX 12 3000 210.0 185.0 35.0

LMR33630BRNXT VQFN-HR RNX 12 250 213.0 191.0 35.0

LMR33630BRNXT VQFN-HR RNX 12 250 210.0 185.0 35 Les résultats sont les suivants:0

LMR33630CDDAR SO PowerPAD DDA 8 2500 366.0 364.0 50 Il est également possible de télécharger le LMR33630CDDAR.0

LMR33630CRNXR VQFN-HR RNX 12 3000 213.0 191.0 35.0

LMR33630CRNXR VQFN-HR RNX 12 3000 210.0 185.0 35.0

LMR33630CRNXT VQFN-HR RNX 12 250 210.0 185.0 35 Les résultats de l'étude ont été publiés dans les journaux nationaux.0

LMR33630CRNXT VQFN-HR RNX 12 250 213.0 191.0 35.0