TMS320VC5409APGE16 Processador de sinal digital IC DSP Circuitos integrados QFP144
TMS320VC5409APGE16
,Circuitos integrados DSP QFP144
,Processador de sinal digital TMS320VC5409APGE16
TMS320VC5409APGE16 Processadores de sinal digital DSP Circuitos integrados QFP144 Texas Instruments ICs
Descrição:
O processador de sinal digital (DSP) de ponto fixo TMS320VC5409A (doravante designado por "processador 5409A")
a menos que especificado de outra forma) é baseado em uma arquitetura Harvard modificada avançada que tem um programa
Este processador fornece uma unidade de lógica aritmética (ALU) com um
alto grau de paralelismo, lógica de hardware específica da aplicação, memória no chip e memória adicional no chip,
A base da flexibilidade e velocidade operacionais deste DSP é uma instrução altamente especializada.
Está pronto.
Os espaços de programação e de dados separados permitem o acesso simultâneo às instruções e aos dados do programa, proporcionando
O sistema permite a realização de duas operações de leitura e de uma operação de gravação numa única unidade.
As instruções com armazenamento paralelo e instruções específicas de aplicação podem utilizar plenamente esta arquitetura.
Além disso, os dados podem ser transferidos entre espaços de dados e de programas.
um poderoso conjunto de operações aritméticas, lógicas e de manipulação de bits que podem ser realizadas em um único
A norma 5409A inclui igualmente os mecanismos de controlo para gerir interrupções, repetidas
Operações e chamadas de funções.
Especificação:IC de processador de sinal digital de ponto fixo
| Número da parte | TMS320VC5409APGE16 |
|
Categoria
|
Circuitos integrados
|
|
Embedded - DSP (Digital Signal Processors)
|
|
|
Mfr
|
Texas Instruments
|
|
Série
|
TMS320C54x
|
|
Pacote
|
Caixa
|
|
Estatuto da parte
|
Atividade
|
|
Tipo
|
Ponto fixo
|
|
Interface
|
Interface de host, McBSP
|
|
Taxa de Relógio
|
160 MHz
|
|
Memória não volátil
|
ROM (32kB)
|
|
Memória RAM no chip
|
64kB
|
|
Voltagem - E/S
|
3.30V
|
|
Voltagem - Núcleo
|
1.60V
|
|
Temperatura de funcionamento
|
-40°C ~ 100°C (TC)
|
|
Tipo de montagem
|
Montagem de superfície
|
|
Embalagem / Caixa
|
144-LQFP
|
|
Pacote de dispositivos do fornecedor
|
144-LQFP (20x20)
|
|
Número do produto de base
|
TMS320
|
Características:
Arquitetura avançada de multibus com três ônibus de memória de dados de 16 bits separados e um
• Bus de memória de programação de instruções de armazenamento condicional
• Retorno rápido depois da interrupção
• Unidade de Lógica Aritmética de 40 bits (ALU) Incluindo um
• Periféricos no chip 40 Bit Barrel Shifter e dois independentes
• 17- × 17-Bit Parallel Multiplier Coupled to a Bank-Switching 40-Bit Dedicated Adder for Non-Pipelined – On-Chip Programmable Phase-Locked Single-Cycle Multiply/Accumulate (MAC) Loop (PLL) Clock Generator With Internal Operation Oscillator or External Clock Source(1) • Compare, Selecione e Armazenar Unidade (CSSU) para o
• Encodificador de expoentes para calcular um valor de expoente de ¢ Três portas séries tamponadas multicanal um valor de acumulador de 40 bits em um único ciclo (McBSPs) ¢ 8/16-bit Enhanced Parallel Host-Port
• Dois geradores de endereços com oito registos auxiliares de interface (HPI8/16) e dois registos auxiliares
• Controle do consumo de energia com IDLE1, unidades aritméticas (ARAU) IDLE2 e IDLE3
• Bus de dados com um suporte de bus com modos de desativação de energia • Modo de endereçamento estendido para 8M × 16-bit
• CLKOUT Desligue o controlo para desativar o CLKOUT Maximum Adressable External Program
• Lógica de emulação baseada em digitalização no chip, IEEE Space Std 1149.1 (JTAG) Boundary Scan Logic (2)
• 32K × 16 bits de RAM no chip Composto por: • 144-Pin Ball Grid Array (BGA) (GGU Suffix)
• 144-Pin Low-Profile Quad Flatpack (LQFP) (Sufixo PGE) • 16K × 16-Bit On-Chip ROM configurado para memória de programa
• Tempo de execução de instruções de ponto fixo de ciclo único de 6,25 ns (160 MIPS) • Interface paralela externa melhorada (XIO2)
• 8.33-ns Instrução de ponto fixo de ciclo único
• Tempo de execução de operações de repetição de instruções únicas e de repetição de blocos (120 MIPS) para o código do programa
• Tensão de alimentação de 3,3 V (160 e 120 MIPS)
• Instruções de bloco-memória-mover para melhor programa e gerenciamento de dados
• Tensão de alimentação do núcleo de 1,6 V (160 MIPS)
• Instruções com um operando de palavras de 32 bits
• Tensão de alimentação do núcleo de 1,5 V (120 MIPS) (1) O oscilador no chip não está disponível em todos os dispositivos 5409A.
![]()
![]()
Produtos relacionados:
OPAÇÃO DE OPÇÃO DE DEVÍSITO FREQUÊNCIA nominal VOLTAGEM de saída de corrente
LMR33630ADDA DDA (8-pin HSOIC) 5 × 4 mm 400 kHz 3 A
LMR33630BDDA 1400 kHz 3 A Ajustável
LMR33630CDDA 2100 kHz 3 A
LMR33630ARNX RNX (12-pin VQFN) 3 × 2 × 0,85 mm 400 kHz 3 A
LMR33630BRNX 1400 kHz 3 A Ajustável LMR33630CRNX 2100 kHz 3 A
Todas as dimensões são nominais
Tipo de dispositivo Pacote Pacote Pins de desenho SPQ Comprimento (mm) Largura (mm) Altura (mm)
LMR33630ADDAR SO PowerPAD DDA 8 2500 366.0 364.0 50.0
LMR33630ARNXR VQFN-HR RNX 12 3000 213.0 191.0 35.0
LMR33630ARNXR VQFN-HR RNX 12 3000 210.0 185.0 35.0
LMR33630ARNXT VQFN-HR RNX 12 250 210.0 185.0 35.0
LMR33630ARNXT VQFN-HR RNX 12 250 213.0 191.0 35.0
LMR33630BDDAR SO PowerPAD DDA 8 2500 366.0 364.0 50.0
LMR33630BRNXR VQFN-HR RNX 12 3000 213.0 191.0 35.0
LMR33630BRNXR VQFN-HR RNX 12 3000 210.0 185.0 35.0
LMR33630BRNXT VQFN-HR RNX 12 250 213.0 191.0 35.0
LMR33630BRNXT VQFN-HR RNX 12 250 210.0 185.0 35.0
LMR33630CDDAR SO PowerPAD DDA 8 2500 366.0 364.0 50.0
LMR33630CRNXR VQFN-HR RNX 12 3000 213.0 191.0 35.0
LMR33630CRNXR VQFN-HR RNX 12 3000 210.0 185.0 35.0
LMR33630CRNXT VQFN-HR RNX 12 250 210.0 185.0 35.0
LMR33630CRNXT VQFN-HR RNX 12 250 213.0 191.0 35.0
![]()