Цифровой сигнальный процессор TMS320VC5409APGE16, ИС DSP, Интегральные схемы DSP, QFP144

Цифровые сигнальные процессоры TMS320VC5409APGE16 DSP Интегральные схемы QFP144 Texas Instruments ICs

Описание:

TMS320VC5409A - это фиксированный точечный цифровой сигнальный процессор (DSP) (далее - 5409A
если не указано иное), основанный на усовершенствованной модифицированной Гарвардской архитектуре, имеющей один программный
шину памяти и три шины памяти данных. Этот процессор обеспечивает арифметико-логическое устройство (АЛУ) с
высокой степенью параллелизма, специализированную аппаратную логику, встроенную память и дополнительные встроенные
периферийные устройства. Основой операционной гибкости и скорости этого DSP является высокоспециализированный набор инструкций.
Раздельные пространства программ и данных позволяют одновременный доступ к программным инструкциям и данным, обеспечивая

высокую степень параллелизма. Две операции чтения и одна операция записи могут быть выполнены за один
цикл. Инструкции с параллельным сохранением и специализированные инструкции могут полностью использовать эту архитектуру.
Кроме того, данные могут передаваться между пространствами данных и программ. Такой параллелизм поддерживает
мощный набор арифметических, логических операций и операций манипулирования битами, которые могут быть выполнены за один
машинный цикл. 5409A также включает управляющие механизмы для управления прерываниями, повторяющимися
операциями и вызовами функций.
Спецификация:Фиксированный точечный цифровой сигнальный процессор IC

Номер детали

Усовершенствованная многошинная архитектура с тремя параллельными загрузками, отдельными 16-битными шинами памяти данных и одной

• Инструкции условного сохранения программной шины памяти

• Быстрый возврат из прерывания

• 40-битное арифметико-логическое устройство (АЛУ), включая

• Встроенные периферийные устройства 40-битный сдвиговый регистр и два независимых программно-управляемых генератора состояний ожидания

40-битные аккумулятора и программируемый

• 17x17-битный параллельный умножитель, соединенный с банком переключаемых 40-битных выделенных сумматоров для неконвейерной

одноцикловой операции умножения/накопления (MAC)

операции • Блок сравнения, выбора и сохранения (CSSU) для

• Кодер экспоненты для вычисления значения экспоненты

выбора операции Витерби

40-битного значения аккумулятора за один цикл

• Два генератора адресов с восемью вспомогательными регистрами

• Улучшенный параллельный хост-интерфейс (HPI8/16)

и двумя вспомогательными арифметическими блоками (ARAU)

• Шина данных с функцией удержания шины

• Расширенный режим адресации для 8M x 16-битного

• Управление энергопотреблением с инструкциями IDLE1, максимального адресуемого внешнего программного пространства

IDLE2 и IDLE3 с режимами пониженного энергопотребления

• Управление отключением CLKOUT для отключения CLKOUT

• Встроенная логика эмуляции на основе сканирования, логика граничного сканирования IEEE Std 1149.1 (JTAG) (2)

• 32K x 16-битная встроенная ОЗУ, состоящая из:

• 144-контактный шариковый массив (BGA) (суффикс GGU)

– Четыре блока встроенной ОЗУ программ/данных с двойным доступом 8K x 16 бит

• 144-контактный низкопрофильный корпус Quad Flatpack (LQFP) (суффикс PGE)

– 16K x 16-битное встроенное ПЗУ, сконфигурированное для программной памяти

• Время выполнения инструкций с фиксированной точкой за один цикл 6,25 нс (160 MIPS)

• Улучшенный внешний параллельный интерфейс (XIO2)

• Время выполнения инструкций с фиксированной точкой за один цикл 8,33 нс

• Операции однократного повтора инструкции и повтора блока

(120 MIPS)

для программного кода

• Инструкции перемещения блоков памяти для лучшего управления программами и данными

• 3,3 В напряжение питания ввода/вывода (160 и 120 MIPS)

• Инструкции с 32-битным длинным операндом

• 1,6 В напряжение питания ядра (160 MIPS)

• 1,5 В напряжение питания ядра (120 MIPS) (1) Встроенный генератор не доступен на всех устройствах 5409A.

Связанные продукты:

УСТРОЙСТВО ВАРИАНТ КОРПУС ЧАСТОТА НОМИНАЛЬНЫЙ ТОК ВЫХОДНОЕ НАПРЯЖЕНИЕ

LMR33630ADDA DDA (8-контактный HSOIC) 5 x 4 мм 400 кГц 3 А

LMR33630BDDA 1400 кГц 3 А Регулируемый 

LMR33630CDDA 2100 кГц 3 А

LMR33630ARNX RNX (12-контактный VQFN) 3 x 2 x 0,85 мм 400 кГц 3 А

LMR33630BRNX 1400 кГц 3 А Регулируемый LMR33630CRNX 2100 кГц 3 А

Все размеры номинальные

Тип корпуса устройства Рисунок корпуса Выводы SPQ Длина (мм) Ширина (мм) Высота (мм)

LMR33630ADDAR SO PowerPAD DDA 8 2500 366,0 364,0 50,0