TMS320VC5409APGE16 Processore di segnale digitale IC DSP Circuiti integrati QFP144
TMS320VC5409APGE16
,Circuiti integrati DSP QFP144
,TMS320VC5409APGE16 Processore di segnale digitale
Processori di segnale digitale TMS320VC5409APGE16 Circuiti integrati DSP QFP144 Texas Instruments IC
Descrizione:
Il processore di segnale digitale (DSP) a virgola fissa TMS320VC5409A (di seguito denominato 5409A
se non diversamente specificato) si basa su un'architettura Harvard modificata avanzata che dispone di un bus
di memoria programmi e tre bus di memoria dati. Questo processore fornisce un'unità aritmetico-logica (ALU) con
un elevato grado di parallelismo, logica hardware specifica per l'applicazione, memoria on-chip e periferiche
on-chip aggiuntive. La base della flessibilità operativa e della velocità di questo DSP è un set di istruzioni
altamente specializzato.
Spazi separati per programmi e dati consentono l'accesso simultaneo alle istruzioni del programma e ai dati, fornendo
un elevato grado di parallelismo. Due operazioni di lettura e un'operazione di scrittura possono essere eseguite in un singolo
ciclo. Le istruzioni con memorizzazione parallela e le istruzioni specifiche per l'applicazione possono sfruttare appieno
questa architettura. Inoltre, i dati possono essere trasferiti tra spazi dati e programmi. Tale parallelismo supporta
un potente set di operazioni aritmetiche, logiche e di manipolazione di bit che possono essere eseguite in un singolo
ciclo macchina. Il 5409A include anche i meccanismi di controllo per gestire interrupt, operazioni ripetute e chiamate
di funzione.
Specifiche: IC processore di segnale digitale a virgola fissa
| Numero di parte | TMS320VC5409APGE16 |
|
Categoria
|
Circuiti integrati (IC)
|
|
DSP (Processori di segnale digitale) integrati
|
|
|
Produttore
|
Texas Instruments
|
|
Serie
|
TMS320C54x
|
|
Confezione
|
Vassoio
|
|
Stato della parte
|
Attivo
|
|
Tipo
|
Punto fisso
|
|
Interfaccia
|
Interfaccia host, McBSP
|
|
Frequenza di clock
|
160 MHz
|
|
Memoria non volatile
|
ROM (32 kB)
|
|
RAM on-chip
|
64 kB
|
|
Tensione - I/O
|
3,30 V
|
|
Tensione - Core
|
1,60 V
|
|
Temperatura operativa
|
-40°C ~ 100°C (TC)
|
|
Tipo di montaggio
|
Montaggio superficiale
|
|
Confezione / Cassa
|
144-LQFP
|
|
Confezione del dispositivo del fornitore
|
144-LQFP (20x20)
|
|
Numero di prodotto di base
|
TMS320
|
Caratteristiche:
Architettura multibus avanzata con tre bus di memoria dati paralleli separati a 16 bit e un bus di memoria programmi
• Istruzioni di memorizzazione condizionale
• Ritorno rapido dall'interrupt
• Unità aritmetico-logica (ALU) a 40 bit, inclusi un barrel shifter a 40 bit e due accumulatori indipendenti a 40 bit
• Periferiche on-chip - Generatore di stati di attesa programmabili dal software
• Moltiplicatore parallelo da 17 × 17 bit accoppiato a un addizionatore dedicato a 40 bit per operazioni di moltiplicazione/accumulazione (MAC) non pipelined a ciclo singolo
• Unità di confronto, selezione e memorizzazione (CSSU) per la selezione dell'operatore Viterbi
• Codificatore di esponenti per calcolare un valore di esponente di un valore di accumulatore a 40 bit in un singolo ciclo
• Due generatori di indirizzi con otto registri ausiliari e due unità aritmetiche ausiliarie (ARAU)
• Bus dati con funzione di mantenimento del bus
• Modalità di indirizzamento estesa per uno spazio di memoria programmi esterno massimo di 8M × 16 bit
• RAM on-chip da 32K × 16 bit composta da:
– Quattro blocchi di RAM programma/dati on-chip a doppio accesso da 8K × 16 bit
• ROM on-chip da 16K × 16 bit configurata per la memoria programmi
• Tempo di esecuzione delle istruzioni a virgola fissa a ciclo singolo di 6,25 ns (160 MIPS)
• Tempo di esecuzione delle istruzioni a virgola fissa a ciclo singolo di 8,33 ns (120 MIPS)
• Ripetizione di singola istruzione e operazioni di ripetizione di blocco per il codice del programma
• Istruzioni di spostamento di blocchi di memoria per una migliore gestione di programmi e dati
• Istruzioni con operando a parola lunga a 32 bit
• Tensione di alimentazione I/O a 3,3 V
• Tensione di alimentazione del core a 1,6 V (160 MIPS)
• Tensione di alimentazione del core a 1,5 V (120 MIPS) (1) L'oscillatore on-chip non è disponibile su tutti i dispositivi 5409A.
![]()
![]()
Prodotti correlati:
DISPOSITIVO OPZIONE CONFEZIONE FREQUENZA CORRENTE NOMINALE TENSIONE DI USCITA
LMR33630ADDA DDA (HSOIC a 8 pin) 5 × 4 mm 400 kHz 3 A
LMR33630BDDA 1400 kHz 3 A Regolabile
LMR33630CDDA 2100 kHz 3 A
LMR33630ARNX RNX (VQFN a 12 pin) 3 × 2 × 0,85 mm 400 kHz 3 A
LMR33630BRNX 1400 kHz 3 A Regolabile LMR33630CRNX 2100 kHz 3 A
Tutte le dimensioni sono nominali
Tipo di confezione del dispositivo Disegno della confezione Pin SPQ Lunghezza (mm) Larghezza (mm) Altezza (mm)
LMR33630ADDAR SO PowerPAD DDA 8 2500 366,0 364,0 50,0
LMR33630ARNXR VQFN-HR RNX 12 3000 213,0 191,0 35,0
LMR33630ARNXR VQFN-HR RNX 12 3000 210,0 185,0 35,0
LMR33630ARNXT VQFN-HR RNX 12 250 210,0 185,0 35,0
LMR33630ARNXT VQFN-HR RNX 12 250 213,0 191,0 35,0
LMR33630BDDAR SO PowerPAD DDA 8 2500 366,0 364,0 50,0
LMR33630BRNXR VQFN-HR RNX 12 3000 213,0 191,0 35,0
LMR33630BRNXR VQFN-HR RNX 12 3000 210,0 185,0 35,0
LMR33630BRNXT VQFN-HR RNX 12 250 213,0 191,0 35,0
LMR33630BRNXT VQFN-HR RNX 12 250 210,0 185,0 35,0
LMR33630CDDAR SO PowerPAD DDA 8 2500 366,0 364,0 50,0
LMR33630CRNXR VQFN-HR RNX 12 3000 213,0 191,0 35,0
LMR33630CRNXR VQFN-HR RNX 12 3000 210,0 185,0 35,0
LMR33630CRNXT VQFN-HR RNX 12 250 210,0 185,0 35,0
LMR33630CRNXT VQFN-HR RNX 12 250 213,0 191,0 35,0
![]()