EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Geïntegreerde Schakelingen IC MAX 7000A Programmeerbaar Logisch Apparaat
ALTERA CPLD 64MC programmeerbaar logisch apparaat
,MAX 7000A 10NS geïntegreerde schakeling
,44TQFP programmeerbare logische IC
EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Geïntegreerde Circuits IC
MAX 7000A Programmeerbaar Logisch Apparaat
Gerelateerd onderdeelnummer EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE CPLD INTEL IC
De MAX 7000A architectuur omvat de volgende elementen:
■ Logic array blocks (LABs) ■ Macrocellen ■ Expander producttermen (deelbaar en parallel)
■ Programmeerbare interconnectie array
■ I/O control blocks De MAX 7000A architectuur omvat vier speciale ingangen die kunnen worden gebruikt als algemene ingangen
of als snelle, globale stuursignalen (klok, clear en twee output enable signalen) voor elke macrocel en I/O-pin.
Kenmerken:
■ Hoogwaardige 3.3-V EEPROM-gebaseerde programmeerbare logische apparaten (PLD's) gebouwd op de tweede generatie Multiple Array MatriX (MAX®) architectuur (zie Tabel 1)
■ 3.3-V in-system programmability (ISP) via de ingebouwde IEEE Std. 1149.1 Joint Test Action Group (JTAG) interface met geavanceerde pin-vergrendelingsmogelijkheid – MAX 7000AE apparaat in-system programmability (ISP) circuits conform IEEE Std. 1532 – EPM7128A en EPM7256A apparaat ISP circuits compatibel met IEEE Std. 1532
■ Ingebouwde boundary-scan test (BST) circuits conform IEEE Std. 1149.1
■ Ondersteunt JEDEC Jam Standard Test and Programming Language (STAPL) JESD-71
■ Verbeterde ISP-functies – Verbeterd ISP-algoritme voor snellere programmering (exclusief EPM7128A en EPM7256A apparaten) – ISP_Done bit om volledige programmering te garanderen (exclusief EPM7128A en EPM7256A apparaten) – Pull-up weerstand op I/O-pinnen tijdens in-system programmering
■ Pin-compatibel met de populaire 5.0-V MAX 7000S apparaten ■ Hoge dichtheid PLD's variërend van 600 tot 10.000 bruikbare poorten
■ Uitgebreid temperatuurbereik
4,5 ns pin-naar-pin logische vertragingen met tellerfrequenties tot 227,3 MHz
■ MultiVoltTM I/O-interface maakt het mogelijk dat de apparaatkern op 3,3 V draait, terwijl I/O-pinnen compatibel zijn met 5,0 V, 3,3 V en 2,5 V logische niveaus
■ Pin-aantallen variërend van 44 tot 256 in een verscheidenheid aan thin quad flat pack (TQFP), plastic quad flat pack (PQFP), ball-grid array (BGA), ruimtebesparende FineLine BGATM, en plastic J-lead chip carrier (PLCC) pakketten
■ Ondersteunt hot-socketing in MAX 7000AE apparaten
■ Programmeerbare interconnectie array (PIA) continue routeringsstructuur voor snelle, voorspelbare prestaties ■ PCI-compatibel ■ Busvriendelijke architectuur, inclusief programmeerbare slew-rate controle ■ Open-drain output optie
■ Programmeerbare macrocelregisters met individuele clear, preset, klok en klok enable besturingen
■ Programmeerbare power-up staten voor macrocelregisters in MAX 7000AE apparaten ■ Programmeerbare energiebesparende modus voor 50% of meer energievermindering in elke macrocel ■ Configureerbare expander product-term distributie, waardoor tot 32 producttermen per macrocel mogelijk zijn
■ Programmeerbare beveiligingsbit voor bescherming van propriëtaire ontwerpen
■ 6 tot 10 pin- of logica-gestuurde output enable signalen
■ Twee globale kloksignalen met optionele inversie
■ Verbeterde interconnectiebronnen voor betere routeerbaarheid
■ Snelle input setup tijden geleverd door een speciaal pad van I/O-pin naar macrocelregisters
■ Programmeerbare output slew-rate controle
■ Programmeerbare ground pinnen
| Software-ontwerpondersteuning en automatische plaatsing en routering geleverd door Altera's ontwikkelingssystemen voor Windows-gebaseerde pc's en Sun SPARCstation, en HP 9000 Series 700/800 werkstations ■ Aanvullende ontwerp-entry en simulatieondersteuning geleverd door EDIF 2 0 0 en 3 0 0 netlist bestanden, bibliotheek van geparametriseerde modules (LPM), Verilog HDL, VHDL, en andere interfaces naar populaire EDA-tools van fabrikanten zoals Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity, en VeriBest ■ Programmeerondersteuning met Altera's Master Programming Unit (MPU), MasterBlasterTM seriële/universele seriële bus (USB) communicatiekabel, ByteBlasterMVTM parallelle poort downloadkabel, en BitBlasterTM seriële downloadkabel, evenals programmeerhardware van fabrikanten van derden en elke JamTM STAPL File (.jam), Jam Byte-Code File (.jbc), of Serial Vector Format File- (.svf) compatibele in-circuit tester. | MAX 7000A Programmeerbaar Logisch Apparaat Datasheet: |
| In-System Programmability | MAX 7000A apparaten kunnen in-system worden geprogrammeerd via een industriestandaard 4-pins IEEE Std. 1149.1 (JTAG) interface. ISP biedt snelle, efficiënte iteraties tijdens ontwerpontwikkeling en debugging cycli. De MAX 7000A architectuur genereert intern de hoge programmeerspanningen die nodig zijn om EEPROM-cellen te programmeren, waardoor in-system programmering mogelijk is met slechts één 3.3-V voeding. Tijdens in-system programmering worden de I/O-pinnen tri-stated en zwak opgetrokken om boardconflicten te elimineren. De pull-up waarde is nominaal 50 kΩ. MAX 7000AE apparaten hebben een verbeterd ISP-algoritme voor snellere programmering. Deze apparaten bieden ook een ISP_Done bit die veilige werking garandeert wanneer in-system programmering wordt onderbroken. Deze ISP_Done bit, die de laatste geprogrammeerde bit is, voorkomt dat alle I/O-pinnen sturen totdat de bit is geprogrammeerd. Deze functie is alleen beschikbaar in EPM7032AE, EPM7064AE, EPM7128AE, EPM7256AE en EPM7512AE apparaten. ISP vereenvoudigt de productiestroom door apparaten op een printplaat te monteren met standaard pick-and-place apparatuur voordat ze worden geprogrammeerd. MAX 7000A apparaten kunnen worden geprogrammeerd door de informatie te downloaden via in-circuit testers, embedded processors, de Altera MasterBlaster seriële/USB communicatiekabel, ByteBlasterMV parallelle poort downloadkabel en BitBlaster seriële downloadkabel. Het programmeren van de apparaten nadat ze op de printplaat zijn geplaatst, elimineert schade aan de pinnen op pakketten met veel pinnen (bijv. QFP-pakketten) als gevolg van apparaathandling. MAX 7000A apparaten kunnen opnieuw worden geprogrammeerd nadat een systeem al is verzonden naar het veld. Productupgrades kunnen bijvoorbeeld in het veld worden uitgevoerd via software of modem. In-system programmering kan worden uitgevoerd met een adaptief of constant algoritme. Een adaptief algoritme leest informatie van de unit en past volgende programmeerstappen aan om de snelst mogelijke programmeertijd voor die unit te bereiken. Een constant algoritme gebruikt een vooraf gedefinieerde (niet-adaptieve) programmeervolgorde die geen gebruik maakt van de programmeertijdverbeteringen van het adaptieve algoritme. Sommige in-circuit testers kunnen niet programmeren met een adaptief algoritme. Daarom moet een constant algoritme worden gebruikt. MAX 7000AE apparaten kunnen worden geprogrammeerd met een adaptief of constant (niet-adaptief) algoritme. EPM7128A en EPM7256A apparaten kunnen alleen worden geprogrammeerd met een adaptief algoritme; gebruikers die deze twee apparaten programmeren op platforms die geen adaptief algoritme kunnen gebruiken, moeten EPM7128AE en EPM7256AE apparaten gebruiken. De Jam Standard Test and Programming Language (STAPL), JEDEC standaard JESD 71, kan worden gebruikt om MAX 7000A apparaten te programmeren met in-circuit testers, pc's of embedded processors. |
| Programmeersnelheid/Energiecontrole | MAX 7000A apparaten bieden een energiebesparende modus die lage-energie werking ondersteunt over door de gebruiker gedefinieerde signaalpaden of het gehele apparaat. Deze functie maakt het mogelijk de totale stroomdissipatie met 50% of meer te verminderen, omdat de meeste logische toepassingen slechts een klein deel van alle poorten vereisen om op maximale frequentie te werken. De ontwerper kan elke individuele macrocel in een MAX 7000A apparaat programmeren voor hoge snelheid (d.w.z. met de Turbo BitTM optie ingeschakeld) of voor lage energie werking (d.w.z. met de Turbo Bit optie uitgeschakeld). Als gevolg hiervan kunnen snelheids-kritische paden in het ontwerp op hoge snelheid draaien, terwijl de resterende paden op verminderd vermogen kunnen werken. Macrocellen die op lage energie draaien, hebben een nominale timing vertragings-adder (tLPA) voor de tLAD, tLAC, tIC, tEN, tSEXP, tACL en tCPPW parameters. |
| Milieu- en Exportclassificaties | ATTRIBUUT |
| BESCHRIJVING | RoHS Status |
| ROHS3 Conform | Vochtigheidsgevoeligheidsniveau (MSL) |
1 (Onbeperkt)
|
REACH Status
|
REACH Onaangetast
|
|
ECCN
|
EAR99
|
| HTSUS |
8542.39.0001
|
|
Specificaties:
|
Categorie
|
|
Elektronische Componenten
|
Subcategorie
|
|
Geïntegreerde Circuits IC
|
Familie
|
|
CPLD's (Complex Programmable Logic Devices) IC
|
Mfr
|
|
ALTERA / INTEL
|
Pakket
|
|
Tray & Reel (TR)
|
Type
|
|
Transceiver
|
Protocol
|
|
RS422, RS485
|
Aantal Drivers/Ontvangers
|
|
1 /.1
|
Duplex |
|
Volledig
|
Ontvanger Hysteresis70 mV
|
|
Datasnelheid
|
250kbps
|
|
Spanningsbereik
|
3V ~ 3.6V
|
|
Bedrijfstemperatuur
|
-4 |
|
0°C ~ 70°C (TA)
|
Montagetype
|
| Surface Mount | Pakket / Behuizing |
