EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP 集積回路 IC MAX 7000A プログラマブルロジックデバイス
ALTERA CPLD 64MC プログラマブルロジックデバイス
,MAX 7000A 10NS 集積回路
,44TQFP プログラマブルロジック IC
EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP 集積回路 IC
MAX 7000A プログラマブルロジックデバイス
関連部品番号 EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE CPLD INTEL IC
MAX 7000A アーキテクチャには、以下の要素が含まれます。
■ ロジックアレイブロック（LAB） ■ マクロセル ■ エクスパンダー積項（共有可能および並列）
■ プログラマブルインターコネクトアレイ
■ I/O制御ブロック MAX 7000A アーキテクチャには、汎用入力として使用できる4つの専用入力が含まれています。
または、各マクロセルおよびI/Oピンの高速グローバル制御信号（クロック、クリア、および2つの出力イネーブル信号）として使用できます。
特徴:
■ 高性能 3.3V EEPROMベースのプログラマブルロジックデバイス（PLD）、第2世代Multiple Array MatriX（MAX®）アーキテクチャに基づいています（表1を参照）。
■ 組み込みのIEEE Std. 1149.1 Joint Test Action Group（JTAG）インターフェイスと高度なピンロック機能を備えた3.3Vインシステムプログラマビリティ（ISP） - MAX 7000AEデバイスのインシステムプログラマビリティ（ISP）回路はIEEE Std. 1532に準拠しています - EPM7128AおよびEPM7256AデバイスのISP回路はIEEE Std. 1532と互換性があります。
■ 組み込みの境界スキャンテスト（BST）回路はIEEE Std. 1149.1に準拠しています。
■ JEDEC Jam Standard Test and Programming Language（STAPL）JESD-71をサポートします。
■ 強化されたISP機能 - より高速なプログラミングのための強化されたISPアルゴリズム（EPM7128AおよびEPM7256Aデバイスを除く） - 完全なプログラミングを保証するISP_Doneビット（EPM7128AおよびEPM7256Aデバイスを除く） - インシステムプログラミング中のI/Oピンのプルアップ抵抗
■ 一般的な5.0V MAX 7000Sデバイスとピン互換 ■ 600から10,000ユーザブルゲートの範囲の高密度PLD
■ 拡張温度範囲
4.5 nsのピン間ロジック遅延、最大227.3 MHzのカウンタ周波数
■ MultiVoltTM I/Oインターフェイスにより、デバイスコアは3.3Vで動作し、I/Oピンは5.0V、3.3V、および2.5Vのロジックレベルと互換性があります。
■ 44から256ピンの範囲で、さまざまな薄型クワッドフラットパック（TQFP）、プラスチッククワッドフラットパック（PQFP）、ボールグリッドアレイ（BGA）、省スペースFineLine BGATM、およびプラスチックJリードチップキャリア（PLCC）パッケージに対応
■ MAX 7000AEデバイスでのホットスワップに対応
■ 高速で予測可能なパフォーマンスのためのプログラマブルインターコネクトアレイ（PIA）連続ルーティング構造 ■ PCI互換
■ プログラマブルスルーレート制御を含むバスフレンドリーアーキテクチャ
■ オープンドレイン出力オプション
■ 個別のクリア、プリセット、クロック、およびクロックイネーブル制御を備えたプログラマブルマクロセルレジスタ
■ MAX 7000AEデバイスでのプログラマブルパワーアップ状態のマクロセルレジスタ
■ 各マクロセルで50%以上の電力削減を可能にするプログラマブル省電力モード
■ マクロセルあたり最大32の積項を可能にする設定可能なエクスパンダー積項分布
■ プロプライエタリな設計を保護するためのプログラマブルセキュリティビット
■ 6から10ピンまたはロジック駆動の出力イネーブル信号
■ オプションの反転機能を備えた2つのグローバルクロック信号
| ■ ルーティング可能性を向上させるための強化されたインターコネクトリソース | ■ I/Oピンからマクロセルレジスタへの専用パスによって提供される高速入力セットアップ時間 |
| ■ プログラマブル出力スルーレート制御 | ■ プログラマブルグランドピン |
| WindowsベースのPCおよびSun SPARCstation、HP 9000シリーズ700/800ワークステーション用のAltera開発システムによるソフトウェア設計サポートと自動配置・配線 ■ EDIF 2 0 0および3 0 0ネットリストファイル、パラメータ化モジュールライブラリ（LPM）、Verilog HDL、VHDL、およびCadence、Exemplar Logic、Mentor Graphics、OrCAD、Synopsys、Synplicity、VeriBestなどのメーカーの一般的なEDAツールへのその他のインターフェイスによる追加の設計エントリおよびシミュレーションサポート ■ AlteraのMaster Programming Unit（MPU）、MasterBlasterTMシリアル/ユニバーサルシリアルバス（USB）通信ケーブル、ByteBlasterMVTMパラレルポートダウンロードケーブル、BitBlasterTMシリアルダウンロードケーブルによるプログラミングサポート、およびサードパーティメーカーのプログラミングハードウェア、およびJamTM STAPLファイル（.jam）、Jam Byte-Codeファイル（.jbc）、またはシリアルベクトルフォーマットファイル（.svf）対応のインサーキットテスター。 | MAX 7000A プログラマブルロジックデバイス データシート: |
| インシステムプログラマビリティ | MAX 7000Aデバイスは、業界標準の4ピンIEEE Std. 1149.1（JTAG）インターフェイスを介してインシステムでプログラミングできます。ISPは、設計開発およびデバッグサイクルの間に迅速かつ効率的なイテレーションを提供します。MAX 7000Aアーキテクチャは、EEPROMセルをプログラミングするために必要な高電圧を内部で生成するため、3.3Vの単一電源のみでインシステムプログラミングが可能です。インシステムプログラミング中、I/Oピンはトライブステート化され、ボードの競合を排除するために弱くプルアップされます。プルアップ値は公称50 kΩです。MAX 7000AEデバイスは、より高速なプログラミングのための強化されたISPアルゴリズムを備えています。これらのデバイスは、インシステムプログラミングが中断された場合に安全な操作を提供するISP_Doneビットも提供します。このISP_Doneビットは、最後にプログラミングされるビットであり、ビットがプログラミングされるまですべてのI/Oピンの駆動を防止します。この機能は、EPM7032AE、EPM7064AE、EPM7128AE、EPM7256AE、およびEPM7512AEデバイスでのみ利用可能です。ISPは、デバイスを標準的なピックアンドプレース装置でPCBに取り付けてからプログラミングできるようにすることで、製造フローを簡素化します。MAX 7000Aデバイスは、インサーキットテスター、組み込みプロセッサ、Altera MasterBlasterシリアル/USB通信ケーブル、ByteBlasterMVパラレルポートダウンロードケーブル、およびBitBlasterシリアルダウンロードケーブルを介して情報をダウンロードすることによりプログラミングできます。ボード上に配置された後にデバイスをプログラミングすると、デバイスの取り扱いによる高ピンカウントパッケージ（例：QFPパッケージ）のリード損傷がなくなります。MAX 7000Aデバイスは、システムが既に出荷された後でも再プログラミングできます。たとえば、製品のアップグレードは、ソフトウェアまたはモデムを介してフィールドで実行できます。インシステムプログラミングは、アダプティブアルゴリズムまたはコンスタントアルゴリズムのいずれかで実行できます。アダプティブアルゴリズムは、ユニットから情報を読み取り、そのユニットで可能な限り最速のプログラミング時間を達成するために、後続のプログラミングステップを適応させます。コンスタントアルゴリズムは、アダプティブアルゴリズムのプログラミング時間の改善を利用しない、事前に定義された（非アダプティブ）プログラミングシーケンスを使用します。一部のインサーキットテスターは、アダプティブアルゴリズムを使用してプログラミングできません。したがって、コンスタントアルゴリズムを使用する必要があります。MAX 7000AEデバイスは、アダプティブアルゴリズムまたはコンスタント（非アダプティブ）アルゴリズムのいずれかでプログラミングできます。EPM7128AおよびEPM7256Aデバイスは、アダプティブアルゴリズムでのみプログラミングできます。アダプティブアルゴリズムを使用できないプラットフォームでこれらの2つのデバイスをプログラミングするユーザーは、EPM7128AEおよびEPM7256AEデバイスを使用する必要があります。Jam Standard Test and Programming Language（STAPL）、JEDEC標準JESD 71は、インサーキットテスター、PC、または組み込みプロセッサでMAX 7000Aデバイスをプログラミングするために使用できます。 |
| プログラマブルスピード/パワーコントロール | MAX 7000Aデバイスは、ユーザー定義の信号パスまたはデバイス全体にわたる低電力動作をサポートする省電力モードを提供します。この機能により、ほとんどのロジックアプリケーションではすべてのゲートのごく一部しか最大周波数で動作する必要がないため、総電力消費量を50%以上削減できます。設計者は、MAX 7000Aデバイスの各個別のマクロセルを、ハイスピード（つまり、Turbo BitTMオプションがオン）または低電力動作（つまり、Turbo Bitオプションがオフ）のいずれかでプログラミングできます。その結果、設計内の速度クリティカルパスはハイスピードで実行でき、残りのパスは低電力で動作できます。低電力で実行されるマクロセルは、tLAD、tLAC、tIC、tEN、tSEXP、tACL、およびtCPPWパラメータに公称タイミング遅延アドオン（tLPA）が発生します。 |
| 環境および輸出分類 | 属性 |
説明
|
RoHSステータス
|
ROHS3準拠
|
|
湿気感受性レベル（MSL）
|
1（無制限）
|
| REACHステータス |
REACH非影響
|
|
ECCN
|
EAR99
|
|
HTSUS
|
8542.39.0001
|
|
仕様:
|
カテゴリ
|
|
電子部品
|
サブカテゴリ
|
|
集積回路 IC
|
ファミリー
|
|
CPLD（複合プログラマブルロジックデバイス） IC
|
製造元
|
|
ALTERA / INTEL
|
パッケージ
|
|
トレイ＆リール（TR）
|
タイプ
|
|
トランシーバー
|
プロトコル |
|
RS422、RS485
|
ドライバ/レシーバ数1 /.1
|
|
デュプレックス
|
フル
|
|
レシーバヒステリシス
|
70 mV
|
|
データレート
|
250kbps |
|
電圧 - 電源
|
3V〜3.6V
|
| 動作温度 | -4 |
