EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP 통합 회로 IC MAX 7000A 프로그래밍 가능한 논리 장치
ALTERA CPLD 64MC 프로그래밍 가능한 논리 장치
,MAX 7000A 10NS 통합 회로
,44TQFP 프로그래밍 가능한 논리 IC
EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP 집적 회로 IC
MAX 7000A 프로그래머블 로직 디바이스
관련 부품 번호 EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE CPLD INTEL IC
MAX 7000A 아키텍처는 다음 요소를 포함합니다:
■ 로직 배열 블록(LAB) ■ 매크로셀 ■ 확장기 곱 항(공유 가능 및 병렬)
■ 프로그래머블 인터커넥트 배열
■ I/O 제어 블록 MAX 7000A 아키텍처는 일반 목적 입력으로 사용될 수 있는 4개의 전용 입력을 포함합니다.
또는 각 매크로셀 및 I/O 핀에 대한 고속, 전역 제어 신호(클럭, 클리어 및 두 개의 출력 활성화 신호)로 사용됩니다.
특징:
■ 2세대 Multiple Array MatriX(MAX®) 아키텍처 기반의 고성능 3.3V EEPROM 기반 프로그래머블 로직 디바이스(PLD)(표 1 참조)
■ 고급 핀 잠금 기능이 있는 내장 IEEE Std. 1149.1 Joint Test Action Group(JTAG) 인터페이스를 통한 3.3V 인시스템 프로그래밍(ISP) – MAX 7000AE 장치 인시스템 프로그래밍(ISP) 회로는 IEEE Std. 1532를 준수합니다. – EPM7128A 및 EPM7256A 장치 ISP 회로는 IEEE Std. 1532와 호환됩니다.
■ IEEE Std. 1149.1을 준수하는 내장 경계 스캔 테스트(BST) 회로
■ JEDEC Jam Standard Test and Programming Language(STAPL) JESD-71 지원
■ 향상된 ISP 기능 – 더 빠른 프로그래밍을 위한 향상된 ISP 알고리즘(EPM7128A 및 EPM7256A 장치 제외) – 완전한 프로그래밍을 보장하는 ISP_Done 비트(EPM7128A 및 EPM7256A 장치 제외) – 인시스템 프로그래밍 중 I/O 핀의 풀업 저항
■ 인기 있는 5.0V MAX 7000S 장치와 핀 호환 ■ 600~10,000개의 사용 가능한 게이트 범위의 고밀도 PLD
■ 확장 온도 범위
227.3MHz의 카운터 주파수로 4.5ns 핀 간 로직 지연
■ MultiVoltTM I/O 인터페이스를 통해 장치 코어는 3.3V로 실행할 수 있으며, I/O 핀은 5.0V, 3.3V 및 2.5V 로직 레벨과 호환됩니다.
■ 44~256개의 핀 수, 다양한 얇은 쿼드 플랫 팩(TQFP), 플라스틱 쿼드 플랫 팩(PQFP), 볼 그리드 어레이(BGA), 공간 절약형 FineLine BGATM 및 플라스틱 J-리드 칩 캐리어(PLCC) 패키지
■ MAX 7000AE 장치에서 핫 소켓팅 지원
■ 빠르고 예측 가능한 성능을 위한 프로그래머블 인터커넥트 배열(PIA) 연속 라우팅 구조 ■ PCI 호환
■ 프로그래머블 슬루율 제어를 포함한 버스 친화적인 아키텍처
■ 개방형 드레인 출력 옵션
■ 개별 클리어, 프리셋, 클럭 및 클럭 활성화 제어가 있는 프로그래머블 매크로셀 레지스터
■ MAX 7000AE 장치에서 프로그래머블 전원 켜기 상태
■ 각 매크로셀에서 50% 이상의 전력 감소를 위한 프로그래머블 절전 모드
■ 매크로셀당 최대 32개의 곱 항을 허용하는 구성 가능한 확장기 곱 항 분배
■ 독점 설계를 보호하기 위한 프로그래머블 보안 비트
■ 6~10개의 핀 또는 로직 기반 출력 활성화 신호
■ 선택적 반전 기능이 있는 두 개의 전역 클럭 신호
| ■ 라우팅 개선을 위한 향상된 인터커넥트 리소스 | ■ I/O 핀에서 매크로셀 레지스터까지의 전용 경로를 통한 빠른 입력 설정 시간 제공 |
| ■ 프로그래머블 출력 슬루율 제어 | ■ 프로그래머블 접지 핀 |
| Windows 기반 PC 및 Sun SPARCstation, HP 9000 시리즈 700/800 워크스테이션용 Altera 개발 시스템에서 제공하는 소프트웨어 설계 지원 및 자동 배치 및 라우팅 ■ EDIF 2 0 0 및 3 0 0 넷리스트 파일, 파라미터화된 모듈 라이브러리(LPM), Verilog HDL, VHDL 및 Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity, VeriBest와 같은 제조업체의 인기 EDA 도구에 대한 추가 설계 입력 및 시뮬레이션 지원 ■ Altera의 마스터 프로그래밍 장치(MPU), MasterBlasterTM 직렬/범용 직렬 버스(USB) 통신 케이블, ByteBlasterMVTM 병렬 포트 다운로드 케이블 및 BitBlasterTM 직렬 다운로드 케이블을 통한 프로그래밍 지원, 타사 제조업체의 프로그래밍 하드웨어 및 JamTM STAPL 파일(.jam), Jam Byte-Code 파일(.jbc) 또는 직렬 벡터 형식 파일(.svf)을 지원하는 인서킷 테스터. | MAX 7000A 프로그래머블 로직 디바이스 데이터 시트: |
| 인시스템 프로그래밍 | MAX 7000A 장치는 산업 표준 4핀 IEEE Std. 1149.1(JTAG) 인터페이스를 통해 인시스템 프로그래밍이 가능합니다. ISP는 설계 개발 및 디버깅 주기 동안 빠르고 효율적인 반복을 제공합니다. MAX 7000A 아키텍처는 EEPROM 셀을 프로그래밍하는 데 필요한 높은 프로그래밍 전압을 내부적으로 생성하여 단일 3.3V 전원 공급 장치만으로 인시스템 프로그래밍이 가능합니다. 인시스템 프로그래밍 중에는 I/O 핀이 삼중 상태가 되고 약하게 풀업되어 보드 충돌을 방지합니다. 풀업 값은 명목상 50kΩ입니다. MAX 7000AE 장치는 더 빠른 프로그래밍을 위한 향상된 ISP 알고리즘을 갖추고 있습니다. 이 장치는 또한 인시스템 프로그래밍이 중단될 때 안전한 작동을 제공하는 ISP_Done 비트를 제공합니다. 마지막으로 프로그래밍되는 비트인 이 ISP_Done 비트는 비트가 프로그래밍될 때까지 모든 I/O 핀이 구동되는 것을 방지합니다. 이 기능은 EPM7032AE, EPM7064AE, EPM7128AE, EPM7256AE 및 EPM7512AE 장치에서만 사용할 수 있습니다. ISP는 장치를 프로그래밍하기 전에 표준 픽앤플레이스 장비를 사용하여 PCB에 장착할 수 있도록 하여 제조 흐름을 단순화합니다. MAX 7000A 장치는 인서킷 테스터, 임베디드 프로세서, Altera MasterBlaster 직렬/USB 통신 케이블, ByteBlasterMV 병렬 포트 다운로드 케이블 및 BitBlaster 직렬 다운로드 케이블을 통해 정보를 다운로드하여 프로그래밍할 수 있습니다. 보드에 장착된 후 장치를 프로그래밍하면 장치 취급으로 인한 고핀 수 패키지(예: QFP 패키지)의 리드 손상이 방지됩니다. MAX 7000A 장치는 시스템이 이미 출하된 후에도 재프로그래밍할 수 있습니다. 예를 들어, 소프트웨어 또는 모뎀을 통해 현장에서 제품 업그레이드를 수행할 수 있습니다. 인시스템 프로그래밍은 적응형 또는 상수 알고리즘으로 수행할 수 있습니다. 적응형 알고리즘은 장치에서 정보를 읽고 해당 장치에 대한 가장 빠른 프로그래밍 시간을 달성하기 위해 후속 프로그래밍 단계를 조정합니다. 상수 알고리즘은 적응형 알고리즘 프로그래밍 시간 개선을 활용하지 않는 사전 정의된(비적응형) 프로그래밍 시퀀스를 사용합니다. 일부 인서킷 테스터는 적응형 알고리즘을 사용하여 프로그래밍할 수 없습니다. 따라서 상수 알고리즘을 사용해야 합니다. MAX 7000AE 장치는 적응형 또는 상수(비적응형) 알고리즘으로 프로그래밍할 수 있습니다. EPM7128A 및 EPM7256A 장치는 적응형 알고리즘으로만 프로그래밍할 수 있습니다. 적응형 알고리즘을 사용할 수 없는 플랫폼에서 이 두 장치를 프로그래밍하는 사용자는 EPM7128AE 및 EPM7256AE 장치를 사용해야 합니다. Jam Standard Test and Programming Language(STAPL), JEDEC 표준 JESD 71은 인서킷 테스터, PC 또는 임베디드 프로세서로 MAX 7000A 장치를 프로그래밍하는 데 사용할 수 있습니다. |
| 프로그래머블 속도/전력 제어 | MAX 7000A 장치는 사용자 정의 신호 경로 또는 전체 장치에 걸쳐 저전력 작동을 지원하는 절전 모드를 제공합니다. 이 기능은 대부분의 로직 애플리케이션이 최대 주파수에서 작동하기 위해 모든 게이트의 작은 부분만 필요로 하기 때문에 총 전력 소모를 50% 이상 줄일 수 있습니다. 설계자는 MAX 7000A 장치의 각 개별 매크로셀을 고속(즉, Turbo BitTM 옵션이 켜진 상태) 또는 저전력 작동(즉, Turbo Bit 옵션이 꺼진 상태)으로 프로그래밍할 수 있습니다. 결과적으로 설계의 속도 중요 경로는 고속으로 실행될 수 있으며, 나머지 경로는 전력 감소로 작동할 수 있습니다. 저전력으로 실행되는 매크로셀은 tLAD, tLAC, tIC, tEN, tSEXP, tACL 및 tCPPW 매개변수에 대해 명목상의 타이밍 지연 추가(tLPA)가 발생합니다. |
| 환경 및 수출 분류 | 속성 |
설명
|
RoHS 상태
|
ROHS3 준수
|
|
습도 민감도 레벨(MSL)
|
1 (무제한)
|
| REACH 상태 |
REACH 영향 없음
|
|
ECCN
|
EAR99
|
|
HTSUS
|
8542.39.0001
|
|
사양:
|
범주
|
|
전자 부품
|
하위 범주
|
|
집적 회로 IC
|
패밀리
|
|
CPLD(복합 프로그래머블 로직 디바이스) IC
|
제조사
|
|
ALTERA / INTEL
|
패키지
|
|
트레이 및 릴(TR)
|
유형
|
|
트랜시버
|
프로토콜 |
|
RS422, RS485
|
드라이버/수신기 수1 / .1
|
|
듀플렉스
|
전체
|
|
수신기 히스테리시스
|
70mV
|
|
데이터 속도
|
250kbps |
|
전압 - 공급
|
3V ~ 3.6V
|
| 작동 온도 | -4 |
