EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Integrierte Schaltungen IC MAX 7000A Programmierbare Logikvorrichtung

EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Integrierte Schaltungen IC

MAX 7000A Programmierbare Logikvorrichtung

Verwandter Teil# EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE CPLD

Die MAX 7000A-Architektur umfasst folgende Elemente:

■ Logische Arrayblöcke (LABs) ■ Makrozellen ■ Erweiterung der Produktbegriffe (gemeinsam und parallel)

■ Programmierbare Verbindungsarray

■ I/O-Steuerungen Die MAX 7000A-Architektur umfasst vier spezielle Eingänge, die als allgemeine Eingänge verwendet werden können

oder als Hochgeschwindigkeits-Globalsteuerungssignale (Uhr-, Klar- und zwei Ausgangs-Aktivierungssignale) für jede Makrozelle und jeden I/O-Pin.

Eigenschaften:

■ Hochleistungs-3,3-Volt-EEPROM-basierte programmierbare Logikgeräte (PLDs), die auf der Multiple Array Matrix (MAX®) Architektur der zweiten Generation basieren (siehe Tabelle 1)

■ 3,3-V-Programmierbarkeit im System (ISP) durch den eingebauten IEEE Std. 1149.1 Joint Test Action Group (JTAG) -Schnittstelle mit fortgeschrittener Pin-Locking-Fähigkeit. 1532 EPM7128A und EPM7256A Geräte ISP-Schaltkreise kompatibel mit IEEE Std 1532

■ Eingebettete Grenz-Scan-Test (BST) Schaltkreise, die mit IEEE Std. 1149 konform sind.1

■ Unterstützt JEDEC Jam Standard Test und Programmiersprache (STAPL) JESD-71

■ Enhanced ISP features – Enhanced ISP algorithm for faster programming (excluding EPM7128A and EPM7256A devices) – ISP_Done bit to ensure complete programming (excluding EPM7128A and EPM7256A devices) – Pull-up resistor on I/O pins during in-system programming

■ Pin-kompatibel mit den gängigen 5,0-Volt MAX 7000S-Geräten ■ Hochdichte-PLDs mit 600 bis 10.000 verwendbaren Toren

■ Erweiterter Temperaturbereich

4.5-ns Pin-to-Pin Logikverzögerungen mit Zählerfrequenzen von bis zu 227,3 MHz

■ MultiVoltTM I/O-Schnittstelle ermöglicht den Betrieb des Gerätekerns mit 3,3 V, während I/O-Pins mit 5,0-V, 3,3-V und 2,5-V-Logikstufen kompatibel sind

■ Pinnenzahlen von 44 bis 256 in einer Vielzahl von dünnen Quad-Flat Pack (TQFP), Kunststoff-Quad-Flat Pack (PQFP), Kugel-Gitter-Array (BGA), platzsparender FineLine BGATM,und Kunststoff-J-Lead-Chip-Träger (PLCC)

■ Unterstützt die Hot-Socketing in MAX 7000AE-Geräten

■ Programmierbare Interconnect Array (PIA) kontinuierliche Routing-Struktur für schnelle, vorhersehbare Leistung ■ PCI-kompatibel ■ busfreundliche Architektur,einschließlich programmierbarer Steuerung der Schleudrate ■ Ausgangsoption mit offenem Abfluss

■ Programmierbare Makrozellregister mit individueller Klarstellung, Vorinstellung, Uhr und Uhr ermöglichen die Steuerung

■ Programmable power-up states for macrocell registers in MAX 7000AE devices ■ Programmable power-saving mode for 50% or greater power reduction in each macrocell ■ Configurable expander product-term distribution, allowing up to 32 product terms per macrocell ■ Programmable security bit for protection of proprietary designs ■ 6 to 10 pin- or logic-driven output enable signals ■ Two global clock signals with optional inversion ■ Enhanced interconnect resources for improved routability ■ Fast input setup times provided by a dedicated path from I/O pin to macrocell registers ■ Programmable output slew-rate control ■ Programmable ground pins

Unterstützung bei der Softwareentwicklung und automatische Orts- und Route-Angabe durch Altera­Entwicklungssysteme für Windows­basierte PCs und Sun SPARCstation,■ Zusätzliche Entwurfs- und Simulationsunterstützung durch EDIF 2 0 0 und 3 0 0 Netlistendateien, Bibliothek von parametrierten Modulen (LPM), Verilog HDL, VHDL und anderen Schnittstellen zu beliebten EDA-Tools von Herstellern wie Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity,und VeriBest ■ Programmierunterstützung mit der Master Programming Unit (MPU) von Altera, dem MasterBlasterTM-Serial-/Universal-Serialbus- (USB) -Kommunikationskabel, dem ByteBlasterMVTM-Parallelport-Downloadkabel,und BitBlasterTM-Serielladenkabel, sowie Programmierhardware von Drittanbietern und jeder JamTM STAPL File (.jam), Jam Byte-Code File (.jbc) oder Serial Vector Format File- (.svf) fähige In-Circuit-Tester.

MAX 7000A Datenblatt für programmierbare Logikgeräte:

Programmierbarkeit im System

MAX 7000A-Geräte können über eine branchenübliche 4-Pin-Schnittstelle IEEE Std. 1149.1 (JTAG) im System programmiert werden.Die MAX 7000A-Architektur erzeugt intern die hohen Programmierspannungen, die für die Programmierung von EEPROM-Zellen erforderlich sindBei der In-System-Programmierung werden die I/O-Pins dreigestellt und schwach hochgezogen, um Konflikte zu vermeiden.Der Zugwert beträgt nominell 50 kΩ. MAX 7000AE-Geräte verfügen über einen erweiterten ISP-Algorithmus für eine schnellere Programmierung. Diese Geräte bieten auch ein ISP_Done-Bit, das einen sicheren Betrieb bei Unterbrechung der In-System-Programmierung bietet.Dieser ISP_Done-BitDiese Funktion ist nur in den Geräten EPM7032AE, EPM7064AE, EPM7128AE, EPM7256AE und EPM7512AE verfügbar.ISP vereinfacht den Herstellungsprozess, indem Geräte mit Standard-Pick-and-Place-Ausrüstung auf einer Leiterplatte montiert werden können, bevor sie programmiert werden.MAX 7000A-Geräte können programmiert werden, indem die Informationen über In-Circuit-Tester, eingebettete Prozessoren, das Altera MasterBlaster Serien-/USB-Kommunikationskabel, das ByteBlasterMV Parallelport-Downloadkabel und das BitBlaster Serien-Downloadkabel.Das Programmieren der Geräte, nachdem sie auf dem Brett platziert wurden, verhindert Bleiverletzungen an Verpackungen mit hoher Pinzahl (z. B..z. B. QFP-Pakete) aufgrund des Gerätes Handhabung. MAX 7000A Geräte können neu programmiert werden, nachdem ein System bereits ins Feld versandt wurde.Produktupgrades können über Software oder Modem vor Ort durchgeführt werdenDie In-System-Programmierung kann entweder mit einem adaptiven oder konstanten Algorithmus durchgeführt werden.Ein adaptiver Algorithmus liest Informationen von der Einheit und passt die folgenden Programmierschritte an, um die schnellstmögliche Programmierzeit für diese Einheit zu erreichenEin Konstante-Algorithmus verwendet eine vordefinierte (nicht-adaptive) Programmiersequenz, die keine Vorteile von Adaptiv-Algorithmus-Programmierzeitverbesserungen ausnutzt.Einige In-Circuit-Tester können nicht mit einem adaptiven Algorithmus programmieren. Daher muss ein konstanter Algorithmus verwendet werden. MAX 7000AE Geräte können entweder mit einem adaptiven oder konstanten (nicht-adaptiven) Algorithmus programmiert werden.EPM7128A und EPM7256A-Geräte können nur mit einem adaptiven Algorithmus programmiert werdenDie Benutzer, die diese beiden Geräte auf Plattformen programmieren, die keinen anpassungsfähigen Algorithmus verwenden können, sollten EPM7128AE und EPM7256AE verwenden.JEDEC-Standard JESD 71, kann verwendet werden, um MAX 7000A-Geräte mit Incircuit-Testern, PCs oder eingebetteten Prozessoren zu programmieren.

Programmierbare Geschwindigkeits-/Leistungssteuerung

Die MAX 7000A-Geräte bieten einen Energiesparmodus, der den Betrieb mit geringer Leistung über benutzerdefinierte Signalwege oder das gesamte Gerät unterstützt.Diese Eigenschaft ermöglicht eine Reduzierung der gesamten Leistungsauslastung um 50% oder mehr, da die meisten Logik-Anwendungen nur einen kleinen Teil aller Tore erfordern, um bei maximaler Frequenz zu arbeitenDer Konstrukteur kann jede einzelne Makrozelle in einem MAX 7000A-Gerät entweder für den Hochgeschwindigkeitsbetrieb (d. h. mit der Turbo BitTM-Option eingeschaltet) oder den Niedrigleistungsbetrieb (d. h.mit der Turbo Bit-Option ausgeschaltet)Infolgedessen können die im Entwurf beschriebenen schnelligkeitskritischen Bahnen mit hoher Geschwindigkeit laufen, während die übrigen Bahnen mit geringer Leistung betrieben werden können.Makrozellen, die mit geringer Leistung betrieben werden, erleiden einen nominalen Zeitverzögerungssatz (tLPA) für den tLAD, tLAC, tIC, tEN, tSEXP, tACL und tCPPW-Parameter.

Umwelt- und Exportklassifizierungen

Spezifikationen: