EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Circuitos Integrados IC MAX 7000A Dispositivo Lógico Programável

EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Circuitos integrados IC

MAX 7000A Dispositivo lógico programável

Parte relacionada# EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE

A arquitetura MAX 7000A inclui os seguintes elementos:

■ Blocos de matriz lógica (LABs) ■ Macrocélulas ■ Expandir os termos de produto (partilháveis e paralelos)

■ Matriz de interconexão programável

■ Blocos de controlo I/O A arquitetura MAX 7000A inclui quatro entradas dedicadas que podem ser utilizadas como entradas de uso geral

ou como sinais globais de controlo de alta velocidade (horário, claro e dois sinais de saída habilitados) para cada macrocélula e pin de E/S.

Características:

■ Dispositivos lógicos programáveis (PLD) baseados em EEPROM de 3,3 V de alto desempenho, construídos com base na arquitetura Multiple Array MatriX (MAX®) de segunda geração (ver Quadro 1)

■ Programabilidade no sistema de 3,3 V (ISP) através do IEEE Std.1 Interface do Grupo de Ação Conjunta de Ensaios (JTAG) com capacidade avançada de bloqueio de pinos. 1532 ¢ EPM7128A e EPM7256A dispositivos circuitos ISP compatíveis com IEEE Std 1532

■ Circuitos integrados de teste de varredura de limites (BST) compatíveis com a norma IEEE Std. 1149.1

■ Suporta a linguagem de teste e programação JEDEC Jam Standard (STAPL) JESD-71

■ Enhanced ISP features – Enhanced ISP algorithm for faster programming (excluding EPM7128A and EPM7256A devices) – ISP_Done bit to ensure complete programming (excluding EPM7128A and EPM7256A devices) – Pull-up resistor on I/O pins during in-system programming

■ compatível com os aparelhos populares de 5,0 V MAX 7000S ■ PLDs de alta densidade com 600 a 10.000 portas utilizáveis

■ Extensão da gama de temperaturas

4.5-ns atrasos lógicos pin-to-pin com freqüências contadoras de até 227,3 MHz

■ A interface de E/S MultiVoltTM permite que o núcleo do dispositivo funcione a 3,3 V, enquanto os pinos de E/S são compatíveis com níveis lógicos de 5,0 V, 3,3 V e 2,5 V

■ Número de pinos variando de 44 a 256 em uma variedade de embalagens quadrados finas (TQFP), embalagens quadrados de plástico (PQFP), matriz de grelhas de esferas (BGA), sistema de economia de espaço FineLine BGATM,e embalagens de plástico para carregadores de chips de chumbo-J (PLCC)

■ Suporte à tomada a quente em dispositivos MAX 7000AE

■ Estrutura de roteamento contínuo de matriz de interconexão programável (PIA) para um desempenho rápido e previsível■ opção de saída de escoamento aberto

■ Registros de macrócelas programáveis com controlo individual, pré-definido, relógio e relógio permitem controlar

■ Programmable power-up states for macrocell registers in MAX 7000AE devices ■ Programmable power-saving mode for 50% or greater power reduction in each macrocell ■ Configurable expander product-term distribution, allowing up to 32 product terms per macrocell ■ Programmable security bit for protection of proprietary designs ■ 6 to 10 pin- or logic-driven output enable signals ■ Two global clock signals with optional inversion ■ Enhanced interconnect resources for improved routability ■ Fast input setup times provided by a dedicated path from I/O pin to macrocell registers ■ Programmable output slew-rate control ■ Programmable ground pins

Apoio à concepção de software e localização automática e rota fornecidos pelos sistemas de desenvolvimento da Altera para PCs baseados em Windows e Sun SPARCstation,■ Suporte adicional de entrada de projecto e de simulação fornecido pelos ficheiros da lista de redes do EDIF 2 0 0 e 3 0 0, biblioteca de módulos parametrizados (LPM), Verilog HDL, VHDL e outras interfaces para ferramentas EDA populares de fabricantes como Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity,e VeriBest ■ Suporte de programação com a Unidade de Programação Mestra (MPU) da Altera, cabo de comunicações MasterBlasterTM serial/universal serial bus (USB), cabo de download de porta paralela ByteBlasterMVTM,e cabo de download serial BitBlasterTM, bem como hardware de programação de fabricantes terceirizados e qualquer JamTM STAPL File (.jam), Jam Byte-Code File (.jbc), ou Serial Vector Format File- (.svf) capaz de testar em circuito.

MAX 7000A Ficha de dados do dispositivo lógico programável:

Programabilidade no sistema

Os dispositivos MAX 7000A podem ser programados no sistema através de uma interface IEEE Std. 1149.1 (JTAG) de 4 pinos padrão da indústria.A arquitetura MAX 7000A gera internamente as altas tensões de programação necessárias para programar células EEPROMDurante a programação no sistema, os pinos de E/S são tri-estados e levemente puxados para cima para eliminar conflitos de placa.O valor de tração é nominalmente de 50 kΩOs dispositivos MAX 7000AE possuem um algoritmo ISP aprimorado para uma programação mais rápida. Estes dispositivos também oferecem um bit ISP_Done que fornece uma operação segura quando a programação no sistema é interrompida.Este bit ISP_Done, que é o último bit programado, impede que todos os pinos de E / S sejam conduzidos até que o bit seja programado..O ISP simplifica o fluxo de fabricação, permitindo que os dispositivos sejam montados em uma PCB com equipamentos padrão de pick-and-place antes de serem programados.Dispositivos MAX 7000A pode ser programado por downlong as informações através de testadores em circuito, processadores embutidos, o cabo de comunicações serial/USB Altera MasterBlaster, o cabo de download de porta paralela ByteBlasterMV e o cabo de download serial BitBlaster.A programação dos dispositivos após a sua colocação no quadro elimina danos causados pelo chumbo nos pacotes de alto número de pinos (eOs dispositivos MAX 7000A podem ser reprogramados após um sistema já ter sido enviado para o campo.As atualizações do produto podem ser realizadas no campo através de software ou modemA programação no sistema pode ser realizada com um algoritmo adaptativo ou constante.Um algoritmo adaptativo lê as informações da unidade e adapta as etapas subsequentes de programação para alcançar o tempo de programação mais rápido possível para essa unidadeUm algoritmo constante usa uma sequência de programação predefinida (não adaptativa) que não aproveita as melhorias de tempo de programação de algoritmo adaptativo.Alguns testadores em circuito não podem programar usando um algoritmo adaptativoOs dispositivos MAX 7000AE podem ser programados com um algoritmo adaptativo ou constante (não adaptativo).Dispositivos EPM7128A e EPM7256A só podem ser programados com um algoritmo adaptativoOs utilizadores que programam estes dois dispositivos em plataformas que não podem utilizar um algoritmo adaptativo devem utilizar os dispositivos EPM7128AE e EPM7256AE.Norma JEDEC JESD 71, pode ser usado para programar dispositivos MAX 7000A com testadores de circuito, PCs ou processadores incorporados.

Controle de velocidade/potência programável

Os dispositivos MAX 7000A oferecem um modo de poupança de energia que suporta uma operação de baixa potência através de caminhos de sinal definidos pelo utilizador ou de todo o dispositivo.Esta característica permite que a dissipação total de energia seja reduzida em 50% ou mais porque a maioria das aplicações lógicas requer apenas uma pequena fração de todos os portões para operar na frequência máximaO designer pode programar cada macrocélula individual num dispositivo MAX 7000A para operação de alta velocidade (ou seja, com a opção Turbo BitTM ativada) ou de baixa potência (ou seja,com a opção Turbo Bit desativada)Como resultado, os caminhos críticos de velocidade no projeto podem funcionar a alta velocidade, enquanto os caminhos restantes podem operar a potência reduzida.Macrocélulas que funcionam a baixa potência sofrem um adder de atraso de tempo nominal (tLPA) para o tLAD, tLAC, tIC, tEN, tSEXP, tACL e tCPPW.

Classificações ambientais e de exportação

Especificações: