EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Интегральные схемы IC MAX 7000A Программируемое логическое устройство

EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Интегральные схемы IC

MAX 7000A Программируемое логическое устройство

Связанные номера деталей EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE CPLD INTEL IC

Архитектура MAX 7000A включает следующие элементы:

■ Блоки логических массивов (LAB) ■ Макроячейки ■ Расширители термов произведения (общие и параллельные)

■ Массив программируемых межсоединений

■ Блоки управления вводом-выводом Архитектура MAX 7000A включает четыре выделенных входа, которые могут использоваться как входы общего назначения

или как высокоскоростные глобальные управляющие сигналы (тактовый сигнал, сброс и два сигнала разрешения вывода) для каждой макроячейки и вывода ввода-вывода. 

Особенности:

■ Высокопроизводительные 3,3-вольтовые программируемые логические устройства (PLD) на основе EEPROM, построенные на архитектуре Multiple Array MatriX (MAX®) второго поколения (см. Таблицу 1)

■ 3,3-вольтовая программируемость в системе (ISP) через встроенный интерфейс IEEE Std. 1149.1 Joint Test Action Group (JTAG) с расширенной возможностью блокировки выводов – схема программируемости в системе (ISP) устройства MAX 7000AE соответствует IEEE Std. 1532 – схема ISP устройств EPM7128A и EPM7256A совместима с IEEE Std. 1532

■ Встроенная схема тестирования граничных сканирований (BST), соответствующая IEEE Std. 1149.1

■ Поддерживает стандартный язык тестирования и программирования JEDEC Jam Standard Test and Programming Language (STAPL) JESD-71

■ Расширенные функции ISP – Улучшенный алгоритм ISP для более быстрой прошивки (кроме устройств EPM7128A и EPM7256A) – Бит ISP_Done для обеспечения полной прошивки (кроме устройств EPM7128A и EPM7256A) – Подтягивающий резистор на выводах ввода-вывода во время прошивки в системе

■ Совместимость по выводам с популярными 5,0-вольтовыми устройствами MAX 7000S ■ PLD высокой плотности от 600 до 10 000 используемых вентилей

■ Расширенный температурный диапазон

Логические задержки от вывода до вывода 4,5 нс с частотами счетчика до 227,3 МГц

■ Интерфейс MultiVoltTM I/O позволяет ядру устройства работать на 3,3 В, в то время как выводы ввода-вывода совместимы с логическими уровнями 5,0 В, 3,3 В и 2,5 В

■ Количество выводов от 44 до 256 в различных корпусах thin quad flat pack (TQFP), plastic quad flat pack (PQFP), ball-grid array (BGA), компактных FineLine BGATM и plastic J-lead chip carrier (PLCC)

■ Поддерживает горячую замену в устройствах MAX 7000AE

■ Массив программируемых межсоединений (PIA) с непрерывной структурой маршрутизации для быстрой, предсказуемой производительности ■ Совместимость с PCI ■ Архитектура, дружественная к шине, включая программируемое управление скоростью нарастания

■ Опция выхода с открытым коллектором

■ Программируемые регистры макроячеек с индивидуальным управлением сбросом, установкой, тактовым сигналом и разрешением тактового сигнала

■ Программируемые начальные состояния для регистров макроячеек в устройствах MAX 7000AE

■ Программируемый режим энергосбережения для снижения энергопотребления на 50% и более в каждой макроячейке

■ Конфигурируемое распределение расширителей термов произведения, позволяющее до 32 термов произведения на макроячейку

■ Программируемый бит безопасности для защиты проприетарных разработок

■ От 6 до 10 сигналов разрешения вывода, управляемых выводами или логикой

■ Два глобальных тактовых сигнала с опциональным инвертированием

■ Расширенные ресурсы межсоединений для улучшения маршрутизации

Статус RoHS