EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Circuiti integrati IC MAX 7000A Dispositivo di logica programmabile
Altera CPLD 64MC dispositivo di logica programmabile
,Circuito integrato MAX 7000A 10NS
,44TQFP IC logica programmabile
EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Circuiti Integrati IC
MAX 7000A Dispositivo Logico Programmabile
Codice articolo correlato EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE CPLD INTEL IC
L'architettura MAX 7000A include i seguenti elementi:
■ Blocchi di array logici (LAB) ■ Macrocelle ■ Termini di prodotto espansore (condivisibili e paralleli)
■ Array di interconnessione programmabile
■ Blocchi di controllo I/O L'architettura MAX 7000A include quattro ingressi dedicati che possono essere utilizzati come ingressi generici
o come segnali di controllo globali ad alta velocità (clock, clear e due segnali di enable di uscita) per ogni macrocella e pin I/O.
Caratteristiche:
■ Dispositivi logici programmabili (PLD) basati su EEPROM ad alte prestazioni a 3,3 V, costruiti sull'architettura Multiple Array MatriX (MAX®) di seconda generazione (vedere Tabella 1)
■ Programmabilità in-system (ISP) a 3,3 V tramite l'interfaccia IEEE Std. 1149.1 Joint Test Action Group (JTAG) integrata con capacità avanzata di blocco dei pin – Circuito di programmabilità in-system (ISP) del dispositivo MAX 7000AE conforme a IEEE Std. 1532 – Circuito ISP dei dispositivi EPM7128A ed EPM7256A compatibile con IEEE Std. 1532
■ Circuito di test boundary-scan (BST) integrato conforme a IEEE Std. 1149.1
■ Supporta il linguaggio standard Jam STAPL (Standard Test and Programming Language) JESD-71
■ Funzionalità ISP avanzate – Algoritmo ISP avanzato per una programmazione più rapida (esclusi i dispositivi EPM7128A ed EPM7256A) – Bit ISP_Done per garantire una programmazione completa (esclusi i dispositivi EPM7128A ed EPM7256A) – Resistore di pull-up sui pin I/O durante la programmazione in-system
■ Compatibile a livello di pin con i popolari dispositivi MAX 7000S a 5,0 V ■ PLD ad alta densità da 600 a 10.000 gate utilizzabili
■ Intervallo di temperatura esteso
Ritardi logici pin-to-pin di 4,5 ns con frequenze di contatore fino a 227,3 MHz
■ L'interfaccia I/O MultiVoltTM consente al core del dispositivo di funzionare a 3,3 V, mentre i pin I/O sono compatibili con livelli logici a 5,0 V, 3,3 V e 2,5 V
■ Conteggi di pin da 44 a 256 in una varietà di package thin quad flat pack (TQFP), plastic quad flat pack (PQFP), ball-grid array (BGA), spacesaving FineLine BGATM e plastic J-lead chip carrier (PLCC)
■ Supporta hot-socketing nei dispositivi MAX 7000AE
■ Struttura di routing continua dell'array di interconnessione programmabile (PIA) per prestazioni veloci e prevedibili ■ Compatibile con PCI
■ Architettura bus-friendly, incluso il controllo programmabile dello slew-rate
■ Opzione di uscita open-drain
■ Registri macrocella programmabili con controlli individuali di clear, preset, clock e clock enable
■ Stati di accensione programmabili per i registri macrocella nei dispositivi MAX 7000AE
■ Modalità di risparmio energetico programmabile per una riduzione del consumo energetico del 50% o superiore in ogni macrocella
■ Distribuzione configurabile dei termini di prodotto espansore, che consente fino a 32 termini di prodotto per macrocella
■ Bit di sicurezza programmabile per la protezione di progetti proprietari
■ Da 6 a 10 segnali di enable di uscita guidati da pin o logica
■ Due segnali di clock globali con inversione opzionale
| ■ Risorse di interconnessione avanzate per una migliore routabilità | ■ Tempi di setup di ingresso rapidi forniti da un percorso dedicato dal pin I/O ai registri macrocella |
| ■ Controllo programmabile dello slew-rate di uscita | ■ Pin di massa programmabili |
| Supporto alla progettazione software e place-and-route automatico fornito dai sistemi di sviluppo Altera per PC basati su Windows e workstation Sun SPARCstation e HP 9000 Serie 700/800 ■ Ulteriore supporto per l'inserimento e la simulazione di progetti fornito da file netlist EDIF 2 0 0 e 3 0 0, libreria di moduli parametrizzati (LPM), Verilog HDL, VHDL e altre interfacce agli strumenti EDA popolari di produttori come Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity e VeriBest ■ Supporto di programmazione con Altera Master Programming Unit (MPU), cavo di comunicazione seriale/USB MasterBlasterTM, cavo di download porta parallela ByteBlasterMVTM e cavo di download seriale BitBlasterTM, nonché hardware di programmazione di terze parti e qualsiasi tester in-circuit in grado di gestire file JamTM STAPL (.jam), file Jam Byte-Code (.jbc) o file Serial Vector Format (.svf). | Scheda tecnica dispositivo logico programmabile MAX 7000A: |
| Programmazione In-System | I dispositivi MAX 7000A possono essere programmati in-system tramite un'interfaccia standard industriale a 4 pin IEEE Std. 1149.1 (JTAG). L'ISP offre iterazioni rapide ed efficienti durante i cicli di sviluppo e debug del progetto. L'architettura MAX 7000A genera internamente le alte tensioni di programmazione richieste per programmare le celle EEPROM, consentendo la programmazione in-system con un solo alimentatore a 3,3 V. Durante la programmazione in-system, i pin I/O sono tri-stated e debolmente pull-up per eliminare conflitti sulla scheda. Il valore di pull-up è nominalmente 50 kΩ. I dispositivi MAX 7000AE dispongono di un algoritmo ISP avanzato per una programmazione più rapida. Questi dispositivi offrono anche un bit ISP_Done che garantisce un funzionamento sicuro quando la programmazione in-system viene interrotta. Questo bit ISP_Done, che è l'ultimo bit programmato, impedisce a tutti i pin I/O di guidare fino a quando il bit non viene programmato. Questa funzionalità è disponibile solo nei dispositivi EPM7032AE, EPM7064AE, EPM7128AE, EPM7256AE ed EPM7512AE. L'ISP semplifica il flusso di produzione consentendo di montare i dispositivi su un PCB con attrezzature standard pick-and-place prima che vengano programmati. I dispositivi MAX 7000A possono essere programmati scaricando le informazioni tramite tester in-circuit, processori embedded, il cavo di comunicazione seriale/USB Altera MasterBlaster, il cavo di download porta parallela ByteBlasterMV e il cavo di download seriale BitBlaster. La programmazione dei dispositivi dopo che sono stati posizionati sulla scheda elimina i danni ai pin sui package ad alto numero di pin (ad esempio, package QFP) dovuti alla manipolazione del dispositivo. I dispositivi MAX 7000A possono essere riprogrammati dopo che un sistema è già stato spedito sul campo. Ad esempio, gli aggiornamenti di prodotto possono essere eseguiti sul campo tramite software o modem. La programmazione in-system può essere eseguita con un algoritmo adattivo o costante. Un algoritmo adattivo legge le informazioni dall'unità e adatta i passaggi di programmazione successivi per ottenere il tempo di programmazione più rapido possibile per quell'unità. Un algoritmo costante utilizza una sequenza di programmazione predefinita (non adattiva) che non sfrutta i miglioramenti del tempo di programmazione dell'algoritmo adattivo. Alcuni tester in-circuit non possono programmare utilizzando un algoritmo adattivo. Pertanto, deve essere utilizzato un algoritmo costante. I dispositivi MAX 7000AE possono essere programmati con un algoritmo adattivo o costante (non adattivo). I dispositivi EPM7128A ed EPM7256A possono essere programmati solo con un algoritmo adattivo; gli utenti che programmano questi due dispositivi su piattaforme che non possono utilizzare un algoritmo adattivo dovrebbero utilizzare i dispositivi EPM7128AE ed EPM7256AE. Il linguaggio standard Jam STAPL (Standard Test and Programming Language), standard JEDEC JESD 71, può essere utilizzato per programmare i dispositivi MAX 7000A con tester in-circuit, PC o processori embedded. |
| Controllo programmabile di velocità/potenza | I dispositivi MAX 7000A offrono una modalità di risparmio energetico che supporta il funzionamento a basso consumo su percorsi di segnale definiti dall'utente o sull'intero dispositivo. Questa funzionalità consente di ridurre la dissipazione totale di potenza del 50% o più, poiché la maggior parte delle applicazioni logiche richiede solo una piccola frazione di tutti i gate per operare alla massima frequenza. Il progettista può programmare ogni singola macrocella in un dispositivo MAX 7000A per un funzionamento ad alta velocità (cioè, con l'opzione Turbo BitTM attivata) o a basso consumo (cioè, con l'opzione Turbo Bit disattivata). Di conseguenza, i percorsi critici per la velocità nel progetto possono funzionare ad alta velocità, mentre i percorsi rimanenti possono operare a potenza ridotta. Le macrocelle che funzionano a basso consumo comportano un ritardo temporale nominale (tLPA) per i parametri tLAD, tLAC, tIC, tEN, tSEXP, tACL e tCPPW. |
| Classificazioni ambientali ed esportazione | ATTRIBUTO |
DESCRIZIONE
|
Stato RoHS
|
Conforme a ROHS3
|
|
Livello di sensibilità all'umidità (MSL)
|
1 (Illimitato)
|
| Stato REACH |
REACH non interessato
|
|
ECCN
|
EAR99
|
|
HTSUS
|
8542.39.0001
|
|
Specifiche:
|
Categoria
|
|
Componenti elettronici
|
Sottocategoria
|
|
Circuiti Integrati IC
|
Famiglia
|
|
CPLD (Complex Programmable Logic Devices) IC
|
Produttore
|
|
ALTERA / INTEL
|
Package
|
|
Vassoio e bobina (TR)
|
Tipo
|
|
Transceiver
|
Protocollo |
|
RS422, RS485
|
Numero di driver/ricevitori1 /.1
|
|
Duplex
|
Completo
|
|
Isteresi del ricevitore
|
70 mV
|
|
Velocità dati
|
250kbps |
|
Tensione di alimentazione
|
3V ~ 3.6V
|
| Temperatura operativa | -4 |
