EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP Ενσωματωμένα κυκλώματα IC MAX 7000A Προγραμματιζόμενη λογική συσκευή

EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP ολοκληρωμένα κυκλώματα IC

MAX 7000A Προγραμματιζόμενη λογική συσκευή

Σχετικό μέρος# EPM7032AE EPM7064AE EPM7128AE EPM7256AE

Η αρχιτεκτονική MAX 7000A περιλαμβάνει τα ακόλουθα στοιχεία:

■ Λογικά τεμάχια συστοιχίας (LABs) ■ Μακροκύτταρα ■ Επεκτάστε τους όρους προϊόντων (διαμοιρασμένοι και παράλληλοι)

■ Προγραμματισμένη συστοιχία διασύνδεσης

■ Μονάδες ελέγχου I/O Η αρχιτεκτονική MAX 7000A περιλαμβάνει τέσσερις ειδικές εισόδους που μπορούν να χρησιμοποιηθούν ως εισόδοι γενικής χρήσης

ή ως υψηλής ταχύτητας, παγκόσμια σήματα ελέγχου (ώρα, καθαρό και δύο σήματα ενεργοποίησης εξόδου) για κάθε μακροκύτταρο και πιν I/O.

Χαρακτηριστικά:

■ Υψηλής απόδοσης συσκευές λογικής προγραμματισμού (PLD) με βάση EEPROM 3.3 V που βασίζονται στην αρχιτεκτονική Multiple Array MatriX (MAX®) δεύτερης γενιάς (βλέπε πίνακα 1)

■ Προγραμματισμό 3,3-V στο σύστημα (ISP) μέσω του ενσωματωμένου IEEE Std. 1149.1 Διασύνδεση της κοινής ομάδας δοκιμών (JTAG) με προηγμένη δυνατότητα κλεισίματος των πινών ∙ MAX 7000AE κυκλώματα προγραμματισμού στο σύστημα (ISP) που συμμορφώνονται με την IEEE Std. 1532 ¢ Συστήματα ISP συσκευών EPM7128A και EPM7256A συμβατά με το πρότυπο IEEE Std 1532

■ Ενσωματωμένα κυκλώματα BST (boundary-scan test) που συμμορφώνονται με το IEEE Std. 1149.1

■ Υποστηρίζει τη γλώσσα δοκιμών και προγραμματισμού JEDEC Jam Standard (STAPL) JESD-71

■ Enhanced ISP features – Enhanced ISP algorithm for faster programming (excluding EPM7128A and EPM7256A devices) – ISP_Done bit to ensure complete programming (excluding EPM7128A and EPM7256A devices) – Pull-up resistor on I/O pins during in-system programming

■ Πιν-συμβατό με τις δημοφιλείς συσκευές 5,0-V MAX 7000S ■ PLD υψηλής πυκνότητας που κυμαίνονται από 600 έως 10.000 χρήσιμες πύλες

■ Μεγαλύτερη περιοχή θερμοκρασίας

4.5-ns λογικές καθυστερήσεις pin-to-pin με συχνότητες μέτρησης έως και 227,3 MHz

■ Η διεπαφή MultiVoltTM I/O επιτρέπει στον πυρήνα της συσκευής να λειτουργεί σε 3,3 V, ενώ οι πινές I/O είναι συμβατές με τα λογικά επίπεδα 5,0 V, 3,3 V και 2,5 V

■ αριθμός πινών που κυμαίνονται από 44 έως 256 σε διάφορες λεπτές τετραπλευρές συσκευασίες (TQFP), πλαστικές τετραπλευρές συσκευασίες (PQFP), συστοιχίες σφαιρικών πλέκων (BGA), εξοικονόμηση χώρου FineLine BGATMκαι πλαστικές συσκευασίες J-lead chip carrier (PLCC)

■ Υποστηρίζει τη θερμή πρίζα στις συσκευές MAX 7000AE

■ Προγραμματιζόμενη διασύνδεση συστοιχίας (PIA) διαρκής δομή δρομολόγησης για γρήγορη, προβλέψιμη απόδοση ■ συμβατή με PCI ■ φιλική προς το λεωφορείο αρχιτεκτονική,συμπεριλαμβανομένου του προγραμματιζόμενου ελέγχου του ρυθμού εκτόξευσης ■ επιλογή εξόδου ανοικτής αποχέτευσης

■ Προγραμματιζόμενα μητρώα μακροκύτταρων με ξεκάθαρη, προεπιλεγμένη, ρολόι και ρολόι λειτουργία

■ Programmable power-up states for macrocell registers in MAX 7000AE devices ■ Programmable power-saving mode for 50% or greater power reduction in each macrocell ■ Configurable expander product-term distribution, allowing up to 32 product terms per macrocell ■ Programmable security bit for protection of proprietary designs ■ 6 to 10 pin- or logic-driven output enable signals ■ Two global clock signals with optional inversion ■ Enhanced interconnect resources for improved routability ■ Fast input setup times provided by a dedicated path from I/O pin to macrocell registers ■ Programmable output slew-rate control ■ Programmable ground pins

Υποστήριξη σχεδιασμού λογισμικού και αυτόματη τοποθέτηση και διαδρομή που παρέχονται από τα συστήματα ανάπτυξης της Altera για υπολογιστές με βάση τα Windows και το Sun SPARCstation,■ Πρόσθετη υποστήριξη σχεδιασμού και προσομοίωσης που παρέχεται από τα αρχεία καταλόγου δικτύων του EDIF 2 0 0 και 3 0 0, βιβλιοθήκη παραμετροποιημένων ενοτήτων (LPM), Verilog HDL, VHDL και άλλες διεπαφές με δημοφιλή εργαλεία EDA από κατασκευαστές όπως Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity,και VeriBest ■ Υποστήριξη προγραμματισμού με την Master Programming Unit (MPU) της Altera, το καλώδιο επικοινωνιών MasterBlasterTM serial/universal serial bus (USB), το καλώδιο λήψης παράλληλης θύρας ByteBlasterMVTM,και καλώδιο κατά συρροή λήψης BitBlasterTM, καθώς και υλικό προγραμματισμού από κατασκευαστές τρίτων και οποιοδήποτε JamTM STAPL File (.jam), Jam Byte-Code File (.jbc), ή Serial Vector Format File- (.svf) ικανό τεστάρ σε κύκλωμα.

Δελτίο δεδομένων προγραμματίσιμης λογικής συσκευής MAX 7000A:

Προγραμματισμό στο σύστημα

Οι συσκευές MAX 7000A μπορούν να προγραμματιστούν στο σύστημα μέσω ενός βιομηχανικού προτύπου 4-pin IEEE Std. 1149.1 (JTAG).Η αρχιτεκτονική MAX 7000A δημιουργεί εσωτερικά τις υψηλές τάσεις προγραμματισμού που απαιτούνται για το προγραμματισμό των κυψελών EEPROMΚατά τη διάρκεια του προγραμματισμού στο σύστημα, οι πινές I/O είναι τρι-επίθετες και αδύναμα τραβήχτηκαν για να εξαλειφθούν οι συγκρούσεις του πίνακα.Η τιμή άντλησης είναι ονομαστικά 50 kΩΟι συσκευές MAX 7000AE έχουν βελτιωμένο αλγόριθμο ISP για ταχύτερο προγραμματισμό.Αυτό το ISP_Done bitΗ λειτουργία αυτή είναι διαθέσιμη μόνο στις συσκευές EPM7032AE, EPM7064AE, EPM7128AE, EPM7256AE και EPM7512AE..Ο ISP απλοποιεί τη ροή παραγωγής επιτρέποντας στις συσκευές να τοποθετούνται σε PCB με τυποποιημένο εξοπλισμό επιλογής και θέσης πριν προγραμματιστούν.Οι συσκευές MAX 7000A μπορούν να προγραμματιστούν με downlong τις πληροφορίες μέσω των δοκιμαστών στο κύκλωμα, ενσωματωμένοι επεξεργαστές, το καλώδιο επικοινωνιών Altera MasterBlaster κατά σειρά/USB, το καλώδιο λήψης παράλληλης θύρας ByteBlasterMV και το καλώδιο λήψης κατά σειρά BitBlaster.Ο προγραμματισμός των συσκευών μετά την τοποθέτησή τους στην επιφάνεια αποτρέπει τη βλάβη από μόλυβδο σε συσκευασίες με υψηλό αριθμό πινών (eΟι συσκευές MAX 7000A μπορούν να επαναπρογραμματιστούν αφού ένα σύστημα έχει ήδη αποσταλεί στο πεδίο.Οι αναβαθμίσεις προϊόντων μπορούν να πραγματοποιηθούν στο πεδίο μέσω λογισμικού ή μόντεμΟ εσωτερικός προγραμματισμός μπορεί να επιτευχθεί είτε με προσαρμοστικό είτε με σταθερό αλγόριθμο.Ένας προσαρμοστικός αλγόριθμος διαβάζει πληροφορίες από την μονάδα και προσαρμόζει τα επόμενα βήματα προγραμματισμού για να επιτύχει τον ταχύτερο δυνατό χρόνο προγραμματισμού για την εν λόγω μονάδαΈνας σταθερός αλγόριθμος χρησιμοποιεί μια προκαθορισμένη (μη προσαρμοστική) ακολουθία προγραμματισμού που δεν επωφελείται από βελτιώσεις χρόνου προγραμματισμού προσαρμοστικού αλγόριθμου.Μερικοί δοκιμαστές σε κυκλώματα δεν μπορούν να προγραμματίσουν χρησιμοποιώντας ένα προσαρμοστικό αλγόριθμοΩς εκ τούτου, πρέπει να χρησιμοποιείται ένας σταθερός αλγόριθμος. Οι συσκευές MAX 7000AE μπορούν να προγραμματιστούν είτε με προσαρμοστικό είτε με σταθερό (μη προσαρμοστικό) αλγόριθμο.Η συσκευή EPM7128A και η συσκευή EPM7256A μπορούν να προγραμματιστούν μόνο με προσαρμοστικό αλγόριθμοΟι χρήστες που προγραμματίζουν αυτές τις δύο συσκευές σε πλατφόρμες που δεν μπορούν να χρησιμοποιήσουν προσαρμοστικό αλγόριθμο θα πρέπει να χρησιμοποιούν συσκευές EPM7128AE και EPM7256AE.Πρότυπο JEDEC JESD 71, μπορεί να χρησιμοποιηθεί για το προγραμματισμό συσκευών MAX 7000A με τεστάρες ενσωματωμένων κυκλωμάτων, υπολογιστές ή ενσωματωμένους επεξεργαστές.

Προγραμματιζόμενος έλεγχος ταχύτητας/δύναμης

Οι συσκευές MAX 7000A προσφέρουν λειτουργία εξοικονόμησης ενέργειας που υποστηρίζει λειτουργία χαμηλής ισχύος σε οριζόμενες από τον χρήστη διαδρομές σήματος ή ολόκληρη τη συσκευή.Αυτό το χαρακτηριστικό επιτρέπει τη συνολική διάχυση ισχύος να μειωθεί κατά 50% ή περισσότερο, επειδή οι περισσότερες εφαρμογές λογικής απαιτούν μόνο ένα μικρό μέρος όλων των πύλων για να λειτουργούν με μέγιστη συχνότηταΟ σχεδιαστής μπορεί να προγραμματίσει κάθε μεμονωμένο μακροκύτταρο σε μια συσκευή MAX 7000A είτε για λειτουργία υψηλής ταχύτητας (δηλ. με την επιλογή Turbo BitTM ενεργοποιημένη) είτε για λειτουργία χαμηλής ισχύος (δηλ.με την επιλογή Turbo Bit απενεργοποιημένη)Ως εκ τούτου, οι κρίσιμες διαδρομές ταχύτητας στον σχεδιασμό μπορούν να λειτουργούν με υψηλή ταχύτητα, ενώ οι υπόλοιπες διαδρομές μπορούν να λειτουργούν με μειωμένη ισχύ.Τα μακροκύτταρα που λειτουργούν με χαμηλή ισχύ υποφέρουν από ονομαστικό πρόσθετο καθυστέρησης χρονολογίας (tLPA) για το tLAD, tLAC, tIC, tEN, tSEXP, tACL και tCPPW.

Περιβαλλοντικές και εξαγωγικές ταξινομήσεις

Προδιαγραφές: